[发明专利]用于三维存储器件的存储器开口和接触开口的同时形成有效
| 申请号： | 201880072574.6 | 申请日： | 2018-11-26 |
| 公开（公告）号： | CN111316441B | 公开（公告）日： | 2023-10-24 |
| 发明（设计）人： | J·凯;崔志欣;M·查德赫里;J·阿尔斯梅尔;T·张;武贺光辉;雄戸井寿和;山口健介 | 申请（专利权）人： | 闪迪技术有限公司 |
| 主分类号： | H10B41/27 | 分类号： | H10B41/27;H01L21/306;H01L21/768 |
| 代理公司： | 北京纪凯知识产权代理有限公司 11245 | 代理人： | 徐东升 |
| 地址： | 美国德*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 多个叠层结构被堆叠在衬底上方。每个叠层结构包括绝缘层与牺牲材料层的交替堆叠以及覆盖在该交替堆叠上的反台阶介电材料部分。在形成每个叠层结构期间同时形成多种类型的开口。穿过每个叠层结构同时形成的开口可以包括至少两种类型的开口，这些开口可以选自穿层存储器开口、穿层支撑开口和穿层阶梯区开口。每个穿层开口均填充有各自的穿层牺牲开口填充结构。可以分阶段去除穿层牺牲开口填充结构的堆叠以形成各种器件部件，这些器件部件包括存储器堆叠结构、支撑柱结构和阶梯区接触通孔结构。牺牲材料层被导电层代替，该导电层通过环形绝缘间隔物与阶梯区接触通孔结构横向电隔离。 | ||
| 搜索关键词： | 用于 三维 存储 器件 存储器 开口 接触 同时 形成 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于闪迪技术有限公司，未经闪迪技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880072574.6/，转载请声明来源钻瓜专利网。
- 上一篇：井眼非收回式感测系统
- 下一篇：与批式炉偕同使用的用于储存晶圆匣的储存装置
- 同类专利
- 三维存储器件及其制造方法-201910969274.4
- 姚兰;薛磊;耿万波;刘庆波;罗佳明;杨永刚;薛家倩 - 长江存储科技有限责任公司
- 2019-10-12 - 2023-10-24 - H10B41/27
- 本发明涉及一种三维存储器件及其制造方法。该三维存储器包括衬底、经掺杂的阱区以及位于所述衬底上的堆叠层。经掺杂的阱区位于所述衬底中，所述阱区与所述衬底接触；所述堆叠层包括间隔的栅极层；垂直穿过所述堆叠层且到达所述阱区的沟道结构，所述沟道结构包括沟道层，其中所述沟道层位于所述阱区的部分从所述沟道结构的侧面露出，从而与所述阱区接触。
- 用于三维存储器件的存储器开口和接触开口的同时形成-201880072574.6
- J·凯;崔志欣;M·查德赫里;J·阿尔斯梅尔;T·张;武贺光辉;雄戸井寿和;山口健介 - 闪迪技术有限公司
- 2018-11-26 - 2023-10-24 - H10B41/27
- 多个叠层结构被堆叠在衬底上方。每个叠层结构包括绝缘层与牺牲材料层的交替堆叠以及覆盖在该交替堆叠上的反台阶介电材料部分。在形成每个叠层结构期间同时形成多种类型的开口。穿过每个叠层结构同时形成的开口可以包括至少两种类型的开口，这些开口可以选自穿层存储器开口、穿层支撑开口和穿层阶梯区开口。每个穿层开口均填充有各自的穿层牺牲开口填充结构。可以分阶段去除穿层牺牲开口填充结构的堆叠以形成各种器件部件，这些器件部件包括存储器堆叠结构、支撑柱结构和阶梯区接触通孔结构。牺牲材料层被导电层代替，该导电层通过环形绝缘间隔物与阶梯区接触通孔结构横向电隔离。
- 非易失性存储器件和包括非易失性存储器件的电子系统-202310413995.3
- 金恩知;黄允照;朴绪真;方俊锡 - 三星电子株式会社
- 2023-04-18 - 2023-10-20 - H10B41/27
- 提供了非易失性存储器件和包括其的电子系统。该器件可以包括阵列区、延伸区和垫区，并且可以包括包含源极板的基板。该器件还可以包括：模结构，在基板的前表面上并包括在延伸区中交替地堆叠成阶梯形状的栅电极和模绝缘膜；延伸穿过模结构的沟道结构；延伸穿过模结构的单元接触；在模结构上的第一绝缘体；在基板的后表面上的第二绝缘体；在第二绝缘体上的垫；延伸穿过第一绝缘体的接触；以及在垫区中通过蚀刻第二绝缘体和基板而形成的通路。源极板在垂直方向上不与单元接触和接触重叠。
- 竖直半导体器件-202310250114.0
- 金成吉;梁时荣 - 三星电子株式会社
- 2023-03-13 - 2023-10-17 - H10B41/27
- 一种竖直半导体器件可以包括衬底、衬底上的图案结构、以及穿过图案结构的沟道孔中的沟道结构。图案结构可以包括沿与衬底的上表面垂直的竖直方向交替堆叠的绝缘图案和栅极结构。沟道结构可以沿竖直方向延伸。沟道结构可以包括沟道孔的内表面上的数据存储结构、接触数据存储结构的沟道、在沟道上位于沟道孔的下部的下图案、以及在沟道和下图案上的填充绝缘图案。沟道可以具有圆柱形状。下图案可以包括包含硅和锗的氧化物。
- 包括接触虚设沟道结构的接触结构的半导体器件-201910836005.0
- 朴株院;朴庆晋;金光洙 - 三星电子株式会社
- 2019-09-05 - 2023-10-17 - H10B41/27
- 提供一种半导体器件。该半导体器件包括基板和堆叠结构，在该堆叠结构中多个绝缘层和多个电极层交替地堆叠在基板上。半导体器件包括穿过堆叠结构的多个虚设沟道结构。此外，半导体器件包括接触结构，该接触结构与所述多个虚设沟道结构中的与其相邻的至少一个接触，并与所述多个电极层中的一个接触。
- 具有环形阻挡电介质的三维存储器器件及其制造方法-201880063215.4
- F.周;R.S.马卡拉;R.沙兰戈帕尼;A.拉扎谢卡尔 - 桑迪士克科技有限责任公司
- 2018-09-20 - 2023-10-17 - H10B41/27
- 穿过位于衬底上方的绝缘层和牺牲材料层的交替堆叠体来形成存储器开口。通过相对于所述绝缘层使所述牺牲材料层横向凹陷来围绕所述存储器开口来形成环形凹陷部。通过选择性沉积工艺在所述环形凹陷部中的每个凹陷部内的所述牺牲材料层的凹陷侧壁上方形成环形金属部分。通过采用自组装材料层来选择性地在环形金属部分的内侧壁上形成环形背侧阻挡电介质，所述自组装材料层覆盖绝缘层的表面并抑制电介质材料沉积在所述绝缘层的表面上。在存储器开口中形成存储器堆叠结构，并且用导电层替换所述牺牲材料层。所述环形背侧阻挡电介质为用作控制栅极电极的所述环形金属部分提供电隔离。
- 制造半导体器件的方法-201811248928.6
- 李根;李正吉;金度亨;柳成男;林炫锡 - 三星电子株式会社
- 2018-10-24 - 2023-10-17 - H10B41/27
- 一种制造半导体器件的方法包括：在衬底上交替堆叠牺牲层和层间绝缘层，以形成堆叠结构；形成穿透堆叠结构的沟道；形成穿透堆叠结构的分离区；通过去除穿过分离区的牺牲层来形成横向开口；以及在横向开口中形成栅电极。形成栅电极可以包括：通过供应源气体和第一反应气体在横向开口中形成成核层，以及通过供应源气体和与第一反应气体不同的第二反应气体在成核层上形成体层以填充横向开口。第一反应气体可以从储存在充气单元中并从充气单元供应的第一反应气体源供应。
- 半导体存储器装置及半导体存储器装置的制造方法-201910093659.9
- 中木宽 - 铠侠股份有限公司
- 2019-01-30 - 2023-10-10 - H10B41/27
- 实施方式提供一种能够增大每单位面积的存储容量的半导体存储器装置及半导体存储器装置的制造方法。实施方式的半导体存储器装置包含多个第1导电体层、第2导电体层、第1半导体层、第2半导体层、及积层体。多个第1导电体(23)在第1方向上相互隔开地配置，且分别沿与第1方向交叉的第2方向延伸。第2导电体层24相对于多个第1导电体层中的最上层向上方隔开地配置。第1半导体层(31)沿第1方向延伸。积层体32在第2方向上配置在第1半导体层与多个第1导电体层之间及第1半导体层与第2导电体层之间，且包含电荷蓄积层。第2半导体层33配置在积层体与第2导电体层间。第1半导体层至少从与第1导电体层的最上层对向的部分至与第2导电体层对向的部分为止为连续膜。
- 包含三维位线放电晶体管的三维存储器装置及其制造方法-201980006262.X
- 西川昌利;H.齐布冯戈德泽 - 桑迪士克科技有限责任公司
- 2019-05-28 - 2023-10-10 - H10B41/27
- 一种三维存储器装置包含：第一绝缘层和第一导电层的第一交替堆叠，其位于衬底上方；存储器堆叠结构，其延伸穿过所述第一交替堆叠；以及位线，其上覆于所述存储器堆叠结构。提供竖直放电晶体管，其中每一个竖直放电晶体管包含延伸穿过第二绝缘层和第二导电层的第二交替堆叠的相应竖直放电晶体管通道，所述第二交替堆叠与所述第一交替堆叠横向间隔开。
- 一种共享字线的叠栅闪存阵列结构及其版图-202310944136.7
- 王卉 - 上海华虹宏力半导体制造有限公司
- 2023-07-28 - 2023-10-03 - H10B41/27
- 本发明提供了一种共享字线的叠栅闪存阵列结构及其版图。具体的，将用于连接字线层和控制栅层的后段金属走线的接线端均设置在该版图的阵列区的边缘区中，然后，通过将边缘区中的第四金属层、第五金属层和第六金属层对应于阵列区中的第一金属层、第二金属层和第三金属层连接的方式，实现利用边缘区中的金属层上不规律的走线完成金属层之间的连接，进而利用将行控制栅线和行字线的一半设置在一间距固定且规律分布的金属层上，而其另一半则设置在另一间距固定且规律分布的金属层上的方式，达到优化金属层的布线使其更为均匀合理的同时，缩减每个双存储位存储单元的面积。
- 半导体装置和制造半导体装置的方法-201910921407.0
- 朴寅洙 - 爱思开海力士有限公司
- 2019-09-27 - 2023-09-29 - H10B41/27
- 半导体装置和制造半导体装置的方法。一种制造半导体装置的方法包括以下步骤：在底部结构上方交替地层叠介电层和牺牲层，并且蚀刻介电层和牺牲层以形成彼此间隔开的多个沟道孔。该方法还包括以下步骤：利用焊盘材料分别填充所述多个沟道孔，并且蚀刻介电层和牺牲层以形成用于将焊盘材料隔离成第一区域和第二区域的隔离沟槽，其中，所述隔离沟槽形成为与设置在第一区域和第二区域之间的边界处的焊盘材料自对准。该方法还包括以下步骤：利用隔离层填充隔离沟槽。
- 存储器阵列-201880025498.3
- M·C·罗伯茨;S·D·唐;F·D·菲什伯恩 - 美光科技公司
- 2018-05-08 - 2023-09-29 - H10B41/27
- 本发明提供一种存储器阵列，其包括绝缘材料及存储器单元的垂直交替层级。所述存储器单元个别地包含晶体管，所述晶体管包括中间具有沟道区的第一源极/漏极区及第二源极/漏极区以及可操作地接近所述沟道区的栅极。所述沟道区的至少部分水平地定向以用于所述第一源极/漏极区与所述第二源极/漏极区之间的所述部分中的水平电流流动。所述存储器单元个别地包含电容器，所述电容器包括中间具有电容器绝缘体的第一电极及第二电极。所述第一电极电耦合到所述第一源极/漏极区。所述阵列中的多个所述电容器的第二电容器电极彼此电耦合。感测线结构竖向延伸通过所述垂直交替层级。不同存储器单元层级中的所述晶体管中的个别者的所述第二源极/漏极区中的个别者电耦合到所述竖向延伸的感测线结构。
- 3D存储器件及其制造方法-202010000784.3
- 陆智勇;彭盛;郭海峰 - 长江存储科技有限责任公司
- 2020-01-02 - 2023-09-26 - H10B41/27
- 本申请公开了一种3D存储器件及其制造方法。该3D存储器件包括：衬底；位于衬底上的栅叠层结构，栅叠层结构包括交替堆叠的多个栅极导体和多个层间绝缘层；以及贯穿栅叠层结构的多个沟道柱，其中，在各个沟道柱的底部具有外延层，外延层的第一部分具有与沟道柱接触的沟槽，外延层的第二部分位于第一部分与衬底之间，第一部分的蚀刻速率小于硅的蚀刻速率。在该3D存储器件中，蚀刻剂对第一部分的蚀刻速率较小，可以避免在形成沟道柱的蚀刻工艺中对外延层造成损伤，从而提高3D存储器件的良率和可靠性。
- 一种共享字线的叠栅闪存阵列结构及其版图-202310944322.0
- 王卉 - 上海华虹宏力半导体制造有限公司
- 2023-07-28 - 2023-09-22 - H10B41/27
- 本发明提供了一种共享字线的叠栅闪存阵列结构及其版图。具体的，在本发明提出的适用于KrF光刻机的阵列结构版图中，由于其每组所述有源区图形组中的一有源区图形在靠近该组中的另一有源区图形的一侧面上至少设置有一凸块图形，即在每一组有源区图形组中构成多对相对设置的凸块图形组，因此，只要控制每一对所述凸块图形之间的间隔距离S与KrF光刻机的半波长的关系，就可以实现利用光学临近效应，让曝光后的每一有源区图形组中的两个有源区图形所对应形成的有源区的形状为H型，即让每一有源区图形组形成的两个有源区通过凸块的曝光连接，在衬底上形成多组H型的两两有源区组，进而使共享金属插塞尽可能的落在有源区上而非器件隔离结构上。
- 包括绝缘材料及存储器单元的垂直交替层的存储器阵列以及形成包括个别包括晶体管及电容器的存储器单元的存储器阵列的方法-201880043219.6
- D·V·N·拉马斯瓦米 - 美光科技公司
- 2018-06-25 - 2023-09-22 - H10B41/27
- 本发明揭示一种存储器阵列，其包括绝缘材料及存储器单元的垂直交替层，其中所述存储器单元个别包括晶体管，所述晶体管包括第一源极/漏极区域及第二源极/漏极区域及栅极，所述第一源极/漏极区域及所述第二源极/漏极区域具有介于其之间的沟道区域，所述栅极操作性地接近所述沟道区域。所述沟道区域的至少一部分针对所述部分中的水平电流来水平定向于所述第一源极/漏极区域与所述第二源极/漏极区域之间。所述存储器单元的电容器包括第一电极及第二电极，其具有介于其之间的电容器绝缘体。所述第一电极电耦合到所述第一源极/漏极区域。水平纵向伸长感测线位于所述存储器单元层中的个别者中。相同存储器单元层中的所述晶体管中的个别者的所述第二源极/漏极区域中的个别者电耦合到存储器单元的所述个别层中的所述水平纵向伸长感测线。电容器‑电极结构竖向延伸穿过所述垂直交替层。所述电容器中的个别者的所述第二电极中的个别者电耦合到所述竖向延伸电容器‑电极结构。存取线柱竖向延伸穿过所述垂直交替层。所述存储器单元层中的不同者中的所述晶体管中的个别者的所述栅极包括所述竖向延伸存取线柱的一部分。本发明揭示包含方法的其它实施例。
- 三维半导体装置和制造该三维半导体装置的方法-202310005509.4
- 安正烈 - 爱思开海力士有限公司
- 2023-01-04 - 2023-09-19 - H10B41/27
- 本申请涉及三维半导体装置和制造该三维半导体装置的方法。一种三维(3D)半导体装置可以包括层叠结构和垂直沟道结构。层叠结构可以包括第一绝缘图案、导电图案和第二绝缘图案。导电图案可以布置在第一绝缘图案上。第二绝缘图案可以被配置成与导电图案的上表面物理接触。第二绝缘图案的特性可以不同于第一绝缘图案的特性。可以穿过层叠结构形成垂直沟道结构。
- 半导体装置及半导体装置的制造方法-202211444041.0
- 李建泳;金尙秀;金南局;陈尚完 - 爱思开海力士有限公司
- 2022-11-18 - 2023-09-19 - H10B41/27
- 提供了半导体装置及半导体装置的制造方法。半导体装置包括：层叠结构，其包括交替地层叠在基板上的多个导电图案和多个层间绝缘层；多个沟道结构，其在基本垂直于基板的第一方向上延伸以贯穿层叠结构；至少一个第一狭缝，其在与基板基本水平的第二方向上延伸，同时贯穿多个导电图案当中的用于选择线的导电图案；第二狭缝，其在第二方向上延伸，同时贯穿用于选择线的导电图案；以及多个支撑结构，其设置在第二狭缝的底部，多个支撑结构贯穿多个导电图案当中的用于字线的导电图案。
- 半导体装置和包括其的数据存储系统-202310246985.5
- 李呈焕;权裕珍;刘在洪;赵显敏 - 三星电子株式会社
- 2023-03-15 - 2023-09-19 - H10B41/27
- 提供了一种半导体装置和数据存储系统。该半导体装置包括在半导体衬底上的堆叠结构。该堆叠结构包括第一栅极堆叠组和第二栅极堆叠组，第一栅极堆叠组包括多个间隔开的第一栅电极，第二栅极堆叠组包括多个间隔开的第二栅电极。第二栅极堆叠组在第一栅极堆叠组上延伸，使得第一栅极堆叠组在第二栅极堆叠组与衬底之间延伸。提供多个有源沟道结构，该多个有源沟道结构竖直地穿透第二栅极堆叠组作为上沟道结构并且竖直地穿透第一栅极堆叠组作为下沟道结构。提供竖直地穿透第二栅极堆叠组但不穿透第一栅极堆叠组的多个伪沟道结构。
- 半导体器件及其形成方法-201810818513.1
- 李根;李正吉;金度亨;尹基炫;林炫锡 - 三星电子株式会社
- 2018-07-24 - 2023-09-12 - H10B41/27
- 提供半导体器件及其形成方法。该半导体器件可以包括：多个栅电极，其层叠在衬底上并且在垂直方向上彼此间隔开；以及沟道区域，其在所述垂直方向上延伸穿过所述多个栅电极。所述多个栅电极中的每一个可以包括：第一导电层，其限定朝向所述沟道区域凹入的凹陷；以及第二导电层，其位于由所述第一导电层限定的所述凹陷中。第二导电层中的杂质的第一浓度可以高于第一导电层中的杂质的第二浓度，并且所述杂质可以包括氮(N)。
- 包含离散电荷存储元件的三维存储器装置以及其形成方法-202180087644.7
- X·B·皮特纳;R·S·马卡拉;周非;S·卡纳卡梅达拉;R·N·B·赛义德 - 桑迪士克科技有限责任公司
- 2021-06-01 - 2023-09-08 - H10B41/27
- 存储器装置包含绝缘层和导电层的交替堆叠；存储器开口，其竖直地延伸穿过所述交替堆叠；以及存储器开口填充结构，其位于所述存储器开口中并且包含竖直半导体通道、横向地包围所述竖直半导体通道的电介质材料衬里，以及横向地包围所述电介质材料衬里的离散存储器元件的竖直堆叠。所述绝缘层的子集：下绝缘子层、上覆于所述下绝缘子层的上绝缘子层，以及位于所述下绝缘子层与所述上绝缘子层之间并且接触所述下绝缘子层和所述上绝缘子层的中心绝缘子层。
- 半导体器件和包括该半导体器件的数据存储系统-202310135073.0
- 崔贤默 - 三星电子株式会社
- 2023-02-10 - 2023-09-05 - H10B41/27
- 一种半导体器件，可以包括：下互连结构，电连接到第一衬底上的电路器件；下接合结构，连接到下互连结构和上接合结构；上互连结构，连接到上接合结构；第二衬底，在上互连结构上；栅电极，在上互连结构和第二衬底之间；沟道结构，穿透栅电极。栅电极可以在竖直方向上彼此间隔开。栅电极可以包括第一栅电极和第二栅电极。每个沟道结构可以包括沟道层，该沟道层可以包括与第一栅电极相邻的第一半导体材料层和与第二栅电极相邻的第二半导体材料层。第一半导体材料层和第二半导体材料层中的每一个可以具有单晶结构或类单晶结构。
- 三维半导体存储器件-201910762891.7
- 金俊亨;金洸秀;崔凤贤;金是完 - 三星电子株式会社
- 2019-08-16 - 2023-09-05 - H10B41/27
- 一种三维半导体存储器件包括：衬底，包括沿第一方向布置的单元阵列区域和第一连接区域；以及衬底上的第一块结构，第一块结构包括：下叠层，包括竖直堆叠在衬底上的多个下电极；以及暴露下叠层的中间叠层，中间叠层包括竖直堆叠在下叠层上的多个中间电极，其中，在单元阵列区域上，第一块结构在与第一方向交叉的第二方向上具有第一宽度，并且其中，在第一连接区域上，第一块结构在第二方向上具有大于第一宽度的第二宽度。
- 具有不对称电极界面的存储器单元-201980011809.5
- A·皮罗瓦诺;K·亚斯特列别涅茨基;A·M·孔蒂;F·佩里兹 - 美光科技公司
- 2019-01-29 - 2023-08-29 - H10B41/27
- 本申请的主题涉及具有不对称电极界面的存储器单元。描述了用于具有不对称电极界面的存储器单元的方法、系统和装置。具有不对称电极界面的存储器单元可以减轻邻近字线中的短路，这可以用于准确读取所述存储器单元的所存储值。存储器装置可以包含具有与顶部电极接触的顶表面区域和与底部电极接触的底表面区域的自选择性存储器组件，其中与所述顶部电极接触的所述顶表面区域的大小不同于与所述底部电极接触的所述底表面区域的大小。
- 垂直存储器装置-201710316294.2
- 金敬勋;金泓秀 - 三星电子株式会社
- 2017-05-08 - 2023-08-29 - H10B41/27
- 提供一种垂直存储器装置，所述垂直存储器装置包括：基底，具有单元阵列区、字线接触区和外围电路区；栅电极，在单元阵列区和字线接触区中与基底平行，所述栅电极堆叠在垂直于基底的方向上并在所述垂直于基底的方向上间隔开；沟道结构，穿过单元阵列区中的栅电极，所述沟道结构电连接到基底；虚设沟道结构，穿过字线接触区中的栅电极，所述虚设沟道结构与基底间隔开；导线，平行于基底并电连接到第一栅电极，所述导线与虚设沟道结构的在竖直方向上的延伸部的至少一部分交叉。
- 包含反转存储器堆叠结构的三维存储器装置及其制造方法-201980005875.1
- 崔志欣;K.泉;T.久保 - 桑迪士克科技有限责任公司
- 2019-02-07 - 2023-08-25 - H10B41/27
- 一种三维存储器装置包含：场效应晶体管，其位于衬底上；下部金属互连结构，其内嵌于第一电介质层中且位于所述衬底上方；源极线，其位于所述第一电介质层上方；阶梯式电介质材料部分，其位于所述第一电介质层上方且包含阶梯式表面；绝缘层和导电层的交替堆叠，其位于所述源极线上方且接触所述阶梯式电介质材料部分的所述阶梯式表面；以及存储器堆叠结构，其延伸穿过所述交替堆叠且包含存储器膜和竖直半导体通道。所述阶梯式电介质材料部分的横向范围随着距所述衬底的竖直距离逐步减小，且所述导电层的橫向范围随着距所述源极线的竖直距离而增加。
- 包含贯穿存储器层级接触通孔结构的三维存储器器件及其制造方法-201880070866.6
- 崔志欣;K·萨卡基巴拉;T·库伯;M·木西加;杉浦健治;H·奥托一;S·伊诺尔;Y·福库达 - 闪迪技术有限公司
- 2018-11-19 - 2023-08-22 - H10B41/27
- 本申请公开一种接触通孔结构，其在具有阶梯表面的楼梯区中竖直地延伸穿过绝缘层和导电层的交替堆叠。除了直接处于阶梯表面的水平界面下面的导电层，该接触通孔结构与交替堆叠的每个导电层电隔离。该接触通孔结构的横向突出部分接触导电层的环形顶表面。电隔离可以通过包括在绝缘层的层级处横向突出环形肋区的肋状绝缘间隔物提供，或者可以通过定位在导电层的层级处的环形绝缘间隔物提供。该接触通孔结构可以接触处于衬底上面的下面的金属互连结构的顶表面，以提供导电路径。
- 在平台区中具有加厚字线的三维存储器器件及其制造方法-201880063144.8
- S.K.卡纳卡梅达拉;Y.菅野;R.S.马卡拉;张艳丽;J.刘;M.乔杜里;李耀升 - 桑迪士克科技有限责任公司
- 2018-09-21 - 2023-08-18 - H10B41/27
- 本公开提供了一种三维存储器器件，三维存储器器件包括位于衬底上方的绝缘层和导电层的交替堆叠体。存储器堆叠结构位于存储器阵列区中，存储器堆叠结构中的每个存储器堆叠结构包括存储器膜和竖直半导体沟道。接触通孔结构位于平台区中并接触导电层中的相应一个导电层。导电层中的每个导电层具有贯穿存储器阵列区的相应第一厚度并包括在平台区内具有大于相应第一厚度的相应第二厚度的接触部分。该接触部分的较大厚度阻止在形成用于形成接触通孔结构的接触通孔腔期间的蚀刻穿过。
- 半导体存储器装置及其制造方法-202210998702.8
- 崔殷硕 - 爱思开海力士有限公司
- 2022-08-19 - 2023-08-15 - H10B41/27
- 一种半导体存储器装置及其制造方法，该半导体存储器装置包括：基板的单元区域，该单元区域包括第一层叠结构和层叠在第一层叠结构上的第二层叠结构；以及基板的接触区域。第一层叠结构包括在垂直方向上延伸的至少一个下部单元插塞图案和下部狭缝图案。第二层叠结构包括在垂直方向上延伸并且直接接触至少一个下部单元插塞图案的上表面的至少一个上部单元插塞图案和在垂直方向上延伸并且直接接触下部狭缝图案的上表面的上部狭缝图案。上部狭缝图案的与下部狭缝图案的上表面接触的下表面比下部狭缝图案的上表面具有更低的关键尺寸。
- 半导体存储器件及其制造方法-201811040526.7
- 金成吉;李相受;金智美;金泓奭;卢镇台;崔至薰;安宰永;李商勋 - 三星电子株式会社
- 2018-09-06 - 2023-08-11 - H10B41/27
- 一种半导体存储器件，具有：多个栅极，竖直地堆叠在衬底的顶表面上；竖直沟道，填充竖直延伸穿过多个栅极的竖直孔；以及存储层，在竖直孔中并围绕竖直沟道。竖直沟道包括填充衬底顶部中的凹陷部的部分的支架形下部和沿竖直孔竖直延伸并连接到下沟道的上部。竖直沟道的下部和上部之间的界面的至少一端被设置在不高于衬底的顶表面的高度处。
- 包括存储器单元串的存储器电路系统及用于形成包括存储器单元串的存储器阵列的方法-202211718286.8
- 徐丽芳;R·J·希尔;福住嘉晃;P·泰萨里欧 - 美光科技公司
- 2022-12-29 - 2023-08-08 - H10B41/27
- 本申请案涉及包括存储器单元串的存储器电路系统及用于形成包括存储器单元串的存储器阵列的方法。包括包含存储器块的存储器单元串的存储器电路系统个别地包括竖直堆叠，竖直堆叠包括交替的绝缘层级与导电层级。存储器单元的沟道材料串延伸通过存储器阵列区中的绝缘层级及导电层级。存储器块的绝缘层级及导电层级从存储器阵列区延伸到阶梯区中。阶梯区中的存储器块中的个别者包括操作性台阶的梯段。操作性台阶中的个别者包括导电层级中的一者。阶梯区中的个别存储器块中的至少一些横向紧邻者使其操作性台阶的梯段由包括两个竖直交替的不同成分的绝缘材料的堆叠横向分离。公开包含方法的其它实施例。
- 专利分类
