[发明专利]半导体集成电路装置

摘要

单元(1)是逻辑单元，且包括三维晶体管器件(P11、P12、N11、N12)。单元(2)是延迟单元，且包括三维晶体管器件(P21‑P24、N21‑N24)。单元(2)中局部布线(31)从立体扩散层部(21a、21b)朝远离电源线(VDD)的方向突出的长度(D2)大于单元(1)中局部布线(16)从立体扩散层部(11)朝远离电源线(VDD)的方向突出的长度(D1)。在使用三维晶体管器件的半导体集成电路装置中，实现每单位面积的延迟值较大的延迟单元。

主权项

1.一种半导体集成电路装置，其特征在于：所述半导体集成电路装置包括第一标准单元和第二标准单元，所述第一标准单元为逻辑单元，且具有三维晶体管器件，所述第二标准单元为延迟单元，且具有三维晶体管器件，所述第一标准单元包括：沿第一方向延伸的一个第一立体扩散层部、或者沿该第一方向延伸的多个第一立体扩散层部，其中，多个所述第一立体扩散层部沿与所述第一方向垂直的第二方向排列；以及第一局部布线，其沿所述第二方向延伸，且连接所述第一立体扩散层部与电源线，所述电源线沿所述第一方向延伸且供给规定的第一电源电压，所述第二标准单元包括：沿所述第一方向延伸的一个第二立体扩散层部、或者沿所述第一方向延伸的多个第二立体扩散层部，其中，多个所述第二立体扩散层部沿所述第二方向排列；第二局部布线，其沿所述第二方向延伸，且连接所述第二立体扩散层部与所述电源线；以及栅极布线，其沿所述第二方向延伸而在俯视时与所述第二立体扩散层部相交，且形成为包围所述第二立体扩散层部，并且规定的第二电源电压被施加在该栅极布线上，所述第二标准单元中所述第二局部布线从所述第二立体扩散层部朝远离所述电源线的方向突出的长度，大于所述第一标准单元中所述第一局部布线从所述第一立体扩散层部朝远离所述电源线的方向突出的长度。