[发明专利]碳化硅层叠基板及其制造方法有效
| 申请号： | 201880010575.8 | 申请日： | 2018-01-30 |
| 公开（公告）号： | CN110301034B | 公开（公告）日： | 2023-07-11 |
| 发明（设计）人： | 小西久美子;大内洁;小林庆亮;岛明生 | 申请（专利权）人： | 株式会社博迈立铖 |
| 主分类号： | H01L21/20 | 分类号： | H01L21/20;C30B29/36;H01L21/205;H01L21/336;H01L29/06;H01L29/12;H01L29/78;H01L29/861;H01L29/868 |
| 代理公司： | 北京尚诚知识产权代理有限公司 11322 | 代理人： | 龙淳 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在碳化硅层叠基板内，提高将使通电可靠性劣化的缺陷即基底面位错(BPD)转换为无害的缺陷即贯通刃状位错(TED)的效率，由此，提高碳化硅层叠基板的可靠性。作为该方法，在具有SiC基板和依次形成于SiC基板上的外延层即缓冲层及漂移层的碳化硅层叠基板上，在SiC基板和缓冲层之间，以与SiC基板的上表面相接触的方式形成杂质浓度比SiC基板及缓冲层低且比漂移层高的半导体层。 | ||
| 搜索关键词： | 碳化硅 层叠 及其 制造 方法 | ||
【主权项】：
1.一种碳化硅层叠基板，具有：第一导电型的第一基板，其为包含碳化硅的六方晶系半导体基板；所述第一导电型的第一半导体层，其形成于所述第一基板上且包含碳化硅；所述第一导电型的第二半导体层，其形成于所述第一半导体层上且包含碳化硅；和所述第一导电型的第三半导体层，其形成于所述第二半导体层上且包含碳化硅，所述第一半导体层与所述第一基板的上表面相接触，所述第一半导体层的第一杂质浓度比所述第二半导体层的第二杂质浓度和所述第一基板的所述上表面的第四杂质浓度均低、且比所述第三半导体层的第三杂质浓度高，所述第二杂质浓度比所述第三杂质浓度高。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社博迈立铖，未经株式会社博迈立铖许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880010575.8/，转载请声明来源钻瓜专利网。
- 上一篇：化合物半导体层叠基板及其制造方法以及半导体元件
- 下一篇：剥离基板制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
