[发明专利]用于将配线插入到半导体芯片的沟槽中的方法以及用于实现该方法的设备有效
| 申请号： | 201880008903.0 | 申请日： | 2018-01-25 |
| 公开（公告）号： | CN110326100B | 公开（公告）日： | 2023-08-15 |
| 发明（设计）人： | E·阿伦;R·莱希奇克;P·阮;C·麦卡尼克 | 申请（专利权）人： | 普利莫1D公司 |
| 主分类号： | H01L23/00 | 分类号： | H01L23/00 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 舒雄文 |
| 地址： | 法国格*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种用于将配线(7a、7b)插入半导体芯片(1)的纵向沟槽中以进行其组装的方法，所述沟槽包含垫(6a、6b)，所述垫由具有设定熔点的结合材料制成，所述方法包括：在定位步骤中，沿着所述沟槽将所述配线(7a、7b)的纵向区段放置成与所述垫(6a、6b)强制邻接；以及在插入步骤中，将包含所述垫(6a、6b)的至少一部分的区域暴露于高于所述结合材料的所述熔点的处理温度并且达足够的时间以使所述垫(6a、6b)至少部分熔化，并使所述配线(7a、7b)插入到所述沟槽中。本发明还涉及容许实施所述插入方法的设备。 | ||
| 搜索关键词： | 用于 将配线 插入 半导体 芯片 沟槽 中的 方法 以及 实现 设备 | ||
【主权项】：
1.一种用于将配线(7a、7b)插入到半导体芯片(1)的纵向沟槽(2a、2b)中以进行其组装的方法，所述沟槽包含由结合材料制成的垫(6a、6b)，所述结合材料具有设定熔点，所述方法包括：在定位步骤中，沿着所述沟槽(2a、2b)将所述配线(7a、7b)的纵向区段放置成与所述垫(6a、6b)强制邻接；在插入步骤中，将包含所述垫(6a、6b)的至少一部分的区域暴露于高于所述结合材料的所述熔点的处理温度并且达足够的时间以使所述垫(6a、6b)至少部分熔化，并使所述配线(7a、7b)插入到所述沟槽(2a、2b)中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于普利莫1D公司，未经普利莫1D公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880008903.0/，转载请声明来源钻瓜专利网。
- 上一篇：半导体集成电路装置
- 下一篇：布线基板、电子装置及电子模块
