[发明专利]用于将配线插入到半导体芯片的沟槽中的方法以及用于实现该方法的设备有效
申请号: | 201880008903.0 | 申请日: | 2018-01-25 |
公开(公告)号: | CN110326100B | 公开(公告)日: | 2023-08-15 |
发明(设计)人: | E·阿伦;R·莱希奇克;P·阮;C·麦卡尼克 | 申请(专利权)人: | 普利莫1D公司 |
主分类号: | H01L23/00 | 分类号: | H01L23/00 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 舒雄文 |
地址: | 法国格*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 将配线 插入 半导体 芯片 沟槽 中的 方法 以及 实现 设备 | ||
1.一种用于将配线(7a、7b)插入到半导体芯片(1)的纵向沟槽(2a、2b)中以进行其组装的方法,所述沟槽包含由结合材料制成的垫(6a、6b),所述结合材料具有设定熔点,所述方法包括:
在定位步骤中,沿着所述沟槽(2a、2b)将所述配线(7a、7b)的纵向区段放置成与所述垫(6a、6b)强制邻接,其中,所述垫(6a、6b)占据所述沟槽(2a、2b)的足够部分,以防止所述配线被容纳在其中;
在插入步骤中,将包含所述垫(6a、6b)的至少一部分的区域暴露于高于所述结合材料的所述熔点的处理温度并且达足够的时间以使所述垫(6a、6b)至少部分熔化,并使所述配线(7a、7b)插入到所述沟槽(2a、2b)中。
2.根据权利要求1所述的插入方法,包括:在完成所述插入步骤之后,固化所述结合材料以组装所述配线(7a、7b)和所述芯片(1)。
3.根据前述权利要求之一所述的方法,其中,所述配线(7a、7b)保持成张紧状态与所述沟槽(2a、2b)相对,并且其中,所述定位步骤包括使所述配线(7a、7b)压靠在所述垫(6a、6b)上。
4.根据前述权利要求1-3之一所述的插入方法,其中,通过将所述区域暴露于热空气流或光流,或者当形成于金属中时,通过感应,使所述垫(6a、6b)达到所述处理温度。
5.根据前述权利要求1-3之一所述的插入方法,包括在所述定位步骤之前或期间,制备意图插入到所述沟槽(2a、2b)中的所述配线的所述纵向区段的步骤。
6.根据权利要求5所述的插入方法,其中,制备步骤包括在所述配线的所述纵向区段上沉积涂层。
7.根据权利要求5所述的插入方法,其中,制备步骤包括对所述配线的所述纵向区段进行清洁和/或脱氧的步骤。
8.根据前述权利要求1-3之一所述的插入方法,其中,所述插入步骤之后是加强步骤,所述加强步骤包括将粘合剂分配到所述沟槽(2a、2b)中和暴露在所述沟槽(2a、2b)中的所述配线(7a、7b)的所述纵向区段上。
9.根据前述权利要求1-3之一所述的插入方法,其中,所述插入步骤之后是封装所述芯片(1)和/或所述配线(7a、7b)的步骤。
10.根据前述权利要求1-3之一所述的插入方法,其中,所述配线(7a、7b)是导电的。
11.根据前述权利要求1-3之一所述的插入方法,包括重复所述定位步骤和所述插入步骤,以便将多个芯片(1)插入到所述配线(7a、7b)上并形成链(16、21)。
12.一种用于将配线(7a、7b)插入到至少一个芯片(1)中的设备(8),所述芯片具有用于接纳所述配线的纵向区段的沟槽(2a、2b),并且所述沟槽(2a、2b)包含由结合材料制成的垫(6a、6b),所述结合材料具有设定熔点,所述设备包括:
定位构件(9a、9b、9),用于在工作空间的第一端和第二端之间展开和移动一段所述配线(7a、7b);
用于处理所述芯片(1)的装置(11),所述装置(11)能够将所述芯片放置在插入位置中,在所述插入位置中,所述沟槽(2a、2b)与所述配线(7a、7b)相对放置;
定位构件(12),用于沿着所述沟槽(2a、2b)将所述配线(7a、7b)的所述纵向区段布置成与所述垫(6a、6b)强制邻接;
加热构件(13),用于当所述芯片(1)放置于所述插入位置中时,将包括所述垫(6a、6b)的区域升高到高于所述设定熔点的处理温度,
其中,所述垫(6a、6b)占据所述沟槽(2a、2b)的足够部分,以防止所述配线被容纳在其中。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于普利莫1D公司,未经普利莫1D公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201880008903.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体集成电路装置
- 下一篇:布线基板、电子装置及电子模块