[发明专利]多倍掩膜层的制作方法在审

专利信息
申请号: 201810579600.6 申请日: 2018-06-07
公开(公告)号: CN110581066A 公开(公告)日: 2019-12-17
发明(设计)人: 不公告发明人 申请(专利权)人: 长鑫存储技术有限公司
主分类号: H01L21/31 分类号: H01L21/31;H01L21/3105;H01L21/033;G03F1/50
代理公司: 31219 上海光华专利事务所(普通合伙) 代理人: 罗泳文
地址: 230000 安徽省合肥市*** 国省代码: 安徽;34
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种多倍掩膜层的制作方法,通过不同刻蚀选择比的多层硬掩膜的层叠配置,以及自对准形成凹槽,并藉由减薄工艺在表面上显露出上述多层硬掩膜,最后通过选择性刻蚀获得多倍掩膜层。本发明的多倍掩膜层的制作方法,在间距倍增的制作流程中不会形成“牛角”类似的结构,可以大大提高多倍掩膜层的精准蚀刻。本发明利用多层掩膜层不同层叠的配置及刻蚀速率比的选择,并基于自对准形成凹槽的方法,制作出多倍掩膜层,可以有效减少器件的特征尺寸,增加器件的特征密度。同时,本发明可以实现间距倍增3倍及4倍的间距倍增,并且,通过控制各层掩膜层的厚度,可以实现间隙的宽度调整。
搜索关键词: 掩膜层 倍增 硬掩膜 自对准 多层 制作 蚀刻 多层掩膜层 刻蚀速率比 刻蚀选择比 选择性刻蚀 层叠配置 宽度调整 有效减少 牛角 减薄 显露 配置
【主权项】:
1.一种多倍掩膜层的制作方法,其特征在于,所述制作方法包括:/n1)提供一基底,于所述基底上形成第一掩膜层,所述第一掩膜层包括多个成像掩膜单元,且所述成像掩膜单元之间具有在所述基底上的成像间隙;/n2)沉积第二掩膜层于所述基底上,所述第二掩膜层覆盖所述成像掩膜单元的顶面和侧壁以及所述成像间隙的底部,以自对准形成第一凹槽于所述成像间隙内,所述第一凹槽的底部低于所述成像掩膜单元的顶面;/n3)沉积第三掩膜层于所述第二掩膜层上,且所述第三掩膜层至少填充所述第一凹槽,所述第三掩膜层包括多个位于所述第一凹槽内的第一中介掩膜单元;/n4)减薄所述第三掩膜层及所述第二掩膜层,直至显露所述成像掩膜单元,同时显露所述第二掩膜层以及所述第三掩膜层,减薄后所述第二掩膜层具有对应所述成像间隙的尺寸,所述第三掩膜层的所述第一中介掩膜单元为分离且嵌埋于所述第二掩膜层中;/n5)选择性刻蚀以去除所述第一掩膜层的所述成像掩膜单元,以在所述基底上形成反成像间隙;/n6)沉积第四掩膜层于所述基底上,所述第四掩膜层覆盖所述第二掩膜层的顶面和侧壁、所述第一中介掩膜单元的顶面以及所述反成像间隙的底部,以自对准形成第二凹槽于所述反成像间隙内,所述第二凹槽的底部低于所述第二掩膜层的顶面且不高于所述第一中介掩膜单元的底面;/n7)沉积第五掩膜层于所述第四掩膜层上,且所述第五掩膜层至少填充所述第二凹槽,所述第五掩膜层包括多个位于所述第二凹槽内的第二中介掩膜单元;/n8)减薄所述第五掩膜层及所述第四掩膜层,直至显露所述第二掩膜层,同时显露所述第一中介掩膜单元、所述第四掩膜层以及所述第五掩膜层,减薄后所述第四掩膜层具有对应所述反成像间隙的尺寸,所述第五掩膜层的第二中介掩膜单元为分离且嵌埋于所述第四掩膜层中;/n9)基于所述第三掩膜层的所述第一中介掩膜单元对所述第二掩膜层进行图案化刻蚀,以形成在所述基底上且所述成像间隙中的第一倍分间隙,所述第一倍分间隙的一侧包括所述第一中介掩膜单元的侧壁,所述第一倍分间隙的另一侧包括减薄后所述第四掩膜层的侧壁;/n10)选择性刻蚀以去除所述第二凹槽内的所述第五掩膜层的所述第二中介掩膜单元;以及/n11)基于所述第二凹槽自对准刻蚀所述第四掩膜层,直至在所述第二凹槽处显露所述基底,以使所述第四掩膜层形成有在所述基底上且在所述反成像间隙中的倍分间隔体,所述倍分间隔体之间具有第二倍分间隙。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司,未经长鑫存储技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810579600.6/,转载请声明来源钻瓜专利网。

同类专利
  • 利用反向间距加倍工艺形成表面平坦化结构及方法-201810729139.8
  • 不公告发明人 - 长鑫存储技术有限公司
  • 2018-07-05 - 2020-01-14 - H01L21/31
  • 本发明提供一种利用反向间距加倍工艺形成表面平坦化结构及方法,该方法包括:于半导体衬底上形成反向间隔掩膜层、第一掩膜层、侧蚀间隔牺牲层及第一刻蚀图形;通过第一刻蚀图形对侧蚀间隔牺牲层及第一掩膜层进行刻蚀形成第二刻蚀图形;于第二刻蚀图形表面形成间隔层及第二掩膜层;去除第二掩膜层高于所述间隔层的部位;对第一掩膜层上的间隔层和侧蚀间隔牺牲层进行刻蚀,暴露出间隔层在第一掩膜层上的内侧面;经由该内侧面对位于第一掩膜层侧边的间隔层进行刻蚀形成第一凹槽;通过第一凹槽对反向间隔掩膜层进行刻蚀形成第二凹槽,第二凹槽两侧具有平坦表面的第一凸起结构。通过本发明解决了因传统有源区域顶部不平坦,导致其有效面积减小的问题。
  • 半导体器件的制造方法、零件的管理方法、基板处理装置及记录介质-201910554484.7
  • 西田政哉;嶋信人;佐藤明博;桑田阳介;前田贤一 - 株式会社国际电气
  • 2019-06-25 - 2020-01-03 - H01L21/31
  • 本发明提供一种半导体器件的制造方法,目的在于提供一种即使因长期运作或外在因素而导致特征值变动也会防止因阀的特征值的变动而发生产品被批退的技术。该技术具有执行工艺配方的工序和执行修正配方的工序,其中,工艺配方供给处理气体来处理基板,修正配方确认设于向处理炉供给处理气体的处理气体供给管线上的供给阀的特征值,执行修正配方的工序具有:在将设于处理炉的排气侧的调节处理炉内的压力的调节阀设为全开的状态下,以固定时间向处理气体供给管线供给非活性气体的工序;在将调节阀设为全开的状态下,向处理气体供给管线供给非活性气体并且检测供给阀的压力值的工序;及基于检测到的压力值来计算设有供给阀的供给管内的特征值的工序。
  • 多倍掩膜层的制作方法-201810579600.6
  • 不公告发明人 - 长鑫存储技术有限公司
  • 2018-06-07 - 2019-12-17 - H01L21/31
  • 本发明提供一种多倍掩膜层的制作方法,通过不同刻蚀选择比的多层硬掩膜的层叠配置,以及自对准形成凹槽,并藉由减薄工艺在表面上显露出上述多层硬掩膜,最后通过选择性刻蚀获得多倍掩膜层。本发明的多倍掩膜层的制作方法,在间距倍增的制作流程中不会形成“牛角”类似的结构,可以大大提高多倍掩膜层的精准蚀刻。本发明利用多层掩膜层不同层叠的配置及刻蚀速率比的选择,并基于自对准形成凹槽的方法,制作出多倍掩膜层,可以有效减少器件的特征尺寸,增加器件的特征密度。同时,本发明可以实现间距倍增3倍及4倍的间距倍增,并且,通过控制各层掩膜层的厚度,可以实现间隙的宽度调整。
  • 基板处理装置、半导体装置的制造方法以及存储介质-201680083755.X
  • 中田高行;上村大义 - 株式会社国际电气
  • 2016-03-24 - 2019-12-10 - H01L21/31
  • 本发明的课题是提供使基板的冷却时间缩短的技术。解决方案具备:基板保持体,其由隔热部和基板保持部构成,该基板保持部设置在隔热部的上方并将多个基板保持为多层;处理室,其对保持于基板保持部的基板进行处理;移载室,其与处理室相邻,并将基板移载到基板保持部;第一气体供给部,其设置于移载室的一侧面,并向移载室内供给气体;第二气体供给部,其在保持于基板保持部的最下层的基板与隔热部之间的高度位置具有气体的吹出口,并朝向基板保持体供给气体;以及控制部,其构成为控制搬运机构、第一气体供给部以及第二气体供给部。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top