[发明专利]半导体器件及其封装方法有效

专利信息
申请号: 201810276019.7 申请日: 2018-03-30
公开(公告)号: CN108493122B 公开(公告)日: 2019-11-29
发明(设计)人: 揭丽平;周福鸣;赵清清;朱贤龙 申请(专利权)人: 深圳赛意法微电子有限公司
主分类号: H01L21/60 分类号: H01L21/60;H01L21/48;H01L23/498;H01L23/482
代理公司: 44232 深圳市隆天联鼎知识产权代理有限公司 代理人: 刘抗美<国际申请>=<国际公布>=<进入
地址: 518000 广东省深圳*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供了一种半导体器件及其封装方法。封装方法包括:镀金属层过程:提供芯片和衬底,在芯片的其中一面镀上金属层,在衬底上与芯片预粘合的区域镀上金属层;预烧结过程:利用低温低压烧结工艺,将金属薄膜与芯片的金属层、衬底的金属层预烧结在一起;金属薄膜、芯片的金属层和衬底的金属层的金属为同一金属;烧结过程:利用高温高压烧结工艺,烧结由芯片、金属薄膜和衬底预烧结而成的整体;引线封装过程:将烧结完成的芯片、金属薄膜和衬底连接至引线框架上;模封切筋过程:进行模封,并对模封后的引线框架进行切筋,以得到半导体器件封装结构。
搜索关键词: 衬底 芯片 金属薄膜 金属层 预烧结 封装 半导体器件 上金属层 烧结工艺 引线框架 烧结 模封 切筋 半导体器件封装 金属 低温低压 镀金属层 高温高压 烧结过程 引线封装 粘合 对模
【主权项】:
1.一种半导体器件的封装方法,其特征在于,包括:/n镀金属层过程:提供芯片和衬底,在所述芯片的其中一面镀上金属层,在所述衬底上与所述芯片预粘合的区域镀上金属层;/n预烧结过程:利用低温低压烧结工艺,将金属薄膜与所述芯片的金属层、所述衬底的金属层预烧结在一起,使所述芯片、所述金属薄膜和所述衬底联合成一个整体,所述金属薄膜、所述芯片的金属层和所述衬底的金属层由同一种金属材料形成;所述预烧结的烧结温度为100度~150度,烧结压力为3Mpa~5Mpa;/n烧结过程:利用高温高压烧结工艺,烧结由所述芯片、所述金属薄膜和所述衬底预烧结而成的整体;所述烧结过程在上模具和下模具中进行,所述上模具和所述下模具对由所述芯片、所述金属薄膜和所述衬底预烧结而成的整体进行施压和加热;所述上模具和所述下模具施加的压力大于15Mpa,加热的温度为200度~300度;/n引线封装过程:将烧结完成的所述芯片、所述金属薄膜和所述衬底连接至引线框架上;/n模封切筋过程:利用模封工艺对所述芯片、所述金属薄膜、所述衬底和所述引线框架进行模封,并对模封后的引线框架进行切筋,以得到半导体器件封装结构。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳赛意法微电子有限公司,未经深圳赛意法微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810276019.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top