[发明专利]一种低噪声自动频率控制装置及其控制方法在审
| 申请号： | 201810123338.4 | 申请日： | 2018-02-07 |
| 公开（公告）号： | CN108183707A | 公开（公告）日： | 2018-06-19 |
| 发明（设计）人： | 林树明;徐肯;梁振 | 申请（专利权）人： | 广州市广晟微电子有限公司 |
| 主分类号： | H03L7/085 | 分类号： | H03L7/085;H03L7/099;H03L7/18 |
| 代理公司： | 广州嘉权专利商标事务所有限公司 44205 | 代理人： | 胡辉 |
| 地址： | 510006 广东省广州市番禺区小*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种低噪声自动频率控制装置及其控制方法，该装置包括通信终端芯片和晶振，所述通信终端芯片包括锁相环和AFC校准模块，所述锁相环包括频率调整输出模块和可编程小数分频器，所述频率调整输出模块的输出端与可编程小数分频器的第一输入端连接，所述可编程小数分频器的输出端与频率调整输出模块的第一输入端连接，所述晶振的控制管脚连接至低噪声连接点，所述晶振的时钟信号输出端与频率调整输出模块第二输入端连接，所述AFC校准模块的输出端与可编程小数分频器的第二输入端连接。本发明将晶振连接至低噪声连接点，提高系统的接收性能，通过可编程小数分频器来控制分频比，节省芯片面积和功耗，可广泛应用于半导体技术领域。 | ||
| 搜索关键词： | 可编程小数分频器 输入端连接 频率调整 输出模块 低噪声 晶振 输出端 自动频率控制装置 通信终端 芯片 连接点 锁相环 半导体技术领域 时钟信号输出端 接收性能 控制管脚 分频比 面积和 功耗 应用 | ||
【主权项】：
1.一种低噪声自动频率控制装置，其特征在于，包括通信终端芯片和晶振，所述通信终端芯片包括锁相环和AFC校准模块，所述锁相环包括频率调整输出模块和可编程小数分频器，所述频率调整输出模块的输出端与可编程小数分频器的第一输入端连接，所述可编程小数分频器的输出端与频率调整输出模块的第一输入端连接，所述晶振的控制管脚连接至低噪声连接点，所述晶振的时钟信号输出端与频率调整输出模块第二输入端连接，所述AFC校准模块的输出端与可编程小数分频器的第二输入端连接；所述AFC校准模块用于根据外部通讯系统发送的频率信息选择分频器控制字，并将分频器控制字发送至可编程小数分频器；所述可编程小数分频器用于根据分频器控制字调整分频比，从而使通信终端芯片的频率和外部通讯系统的频率一致。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于广州市广晟微电子有限公司，未经广州市广晟微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810123338.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种切频锁相回路及其所运用的算法-201910674585.8
- 蔡钦洪;蔡荣洪;徐锦花;李聪 - 深圳星河半导体技术有限公司
- 2019-07-25 - 2019-11-08 - H03L7/085
- 本发明涉及锁相回路技术领域，尤其涉及一种切频锁相回路及其所运用的算法，该切频锁相回路包括电压控制震荡器和数字校正电路，以及设置于电压控制震荡器和数字校正电路之间的除频器，所述电压控制震荡器包括震荡电路和切换频率电容，震荡电路通过切换频率电容输出不同的频率，所述数字校正电路用以设定切换频率电容值，将大范围频率切成若干个区间，并由数字校正电路选择正确的频率区间，用以压低操作的电压控制斜率并满足其频率需求，从而大幅缩小回路滤波器的面积及改善输出的相位噪声，并且可封装于更小尺寸的芯片内。
- 时钟信号生成器、锁相环电路及操作方法和无线通信设备-201910249148.1
- 金信雄;金宰莹;金哲镐;张栽赫;韩相昱 - 三星电子株式会社
- 2019-03-29 - 2019-10-18 - H03L7/085
- 本申请提供了时钟信号生成器、锁相环电路及操作方法和无线通信设备，该时钟信号生成器被配置为基于参考时钟信号生成目标输出时钟信号。该时钟信号生成器包括：数字时间转换器(DTC)，该数字时间转换器被配置为基于输入代码延迟参考时钟信号，以生成延迟时钟信号并输出延迟时钟信号；DTC控制器，该DTC控制器被配置为基于比较DTC的至少一个延迟量和以前生成的输出时钟信号的周期所得的结果来确定DTC的初始增益值，并基于初始增益值生成输入代码；以及锁相环，该锁相环被配置为基于延迟时钟信号和以前生成的输出时钟信号的分频时钟信号生成目标输出时钟信号，该目标输出时钟信号被锁定到延迟时钟信号。
- 一种微型集成抗冲击锁相频率源-201822090436.0
- 王志国 - 石家庄军特电子科技有限公司
- 2018-12-13 - 2019-09-27 - H03L7/085
- 本实用新型公开了一种微型集成抗冲击锁相频率源，包括电路基板，所示电路基板由频率源电路板顶层和频率源电路板中间层组成，且频率源电路板顶层位于频率源电路板中间层正上方，所示频率源电路板顶层顶端端面安装有锁相环频率合成器，且锁相环频率合成器外侧分布设置有环路滤波器，所示频率源电路板顶层一端设置有压控振荡器。本实用新型本微型集成抗冲击锁相频率源具有抗高强度冲击性能，满足一定的冲击试验后正常工作的需求，可满足当前及今后一段时间具有高抗冲击性能要求的设备中，适合被广泛推广和使用。
- 一种单音干扰的滤波方法和装置-201510395033.5
- 赵天;朱正航;钱骅 - 上海无线通信研究中心;中国科学院上海微系统与信息技术研究所
- 2015-07-07 - 2019-09-06 - H03L7/085
- 本发明提供一种单音干扰的滤波方法和装置，所述方法包括：获取初始的单音干扰信号所在频率，并根据初始的单音干扰信号所在频率设置数字控制振荡器的初始频率控制字；利用所述科斯塔斯环捕获输入信号中单音干扰信号的频率，并对输入信号中单音干扰信号的频率和相位保持跟踪；对数字控制振荡器生成的本振信号与所述输入信号相乘得到的控制信号进行滤波获取所述输入信号中单音干扰信号的幅度信息；根据所述幅度信息对所述本振信号进行调制，获取本地单音干扰信号；在所述输入信号中减去所述本地单音干扰信号，实现单音干扰信号的滤除。本发明在滤除单音干扰信号的同时，对原有的有用信号的影响极小，并且可以在一定范围内跟踪单音频率的变化。
- 一种基于微波系统中的集成鉴频滤波器-201920355170.X
- 李科 - 成都国新思创科技有限公司
- 2019-03-20 - 2019-09-06 - H03L7/085
- 本实用新型公开了一种基于微波系统中的集成鉴频滤波器，其内部集成了有滤波结构电路、信号鉴频功能，这种鉴频滤波器具有结构简单、体积小、功耗低、鉴频灵敏度高、带外抑制高、价格便宜、方便调试等优势。可用于雷达、制导、保密通讯、电子对抗、以及民用系统(LMDS、MVDS)等微波系统方面，并有着广泛的用途和广阔的市场前景。
- 锁相环电路、数据恢复电路及锁相环电路的控制方法-201510591719.1
- 张兵照;刘永旺 - 华为技术有限公司
- 2015-09-16 - 2019-09-03 - H03L7/085
- 本发明提供了一种锁相环电路，该锁相环电路包括鉴频鉴相器、电荷泵、环路低通滤波器、第一电压电流转换单元、第二电压电流转换单元、电流控制振荡器、分频器、比较器和模式控制器，其中，环路低通滤波器还包括开关S1、开关S2和开关S3，模式控制器用于控制对开关S1，S2和S3的导通或断开。该锁相环电路可以提高提供给第一电压电流转换单元的第二控制电压信号VC2的上升速度，使得第二控制电压信号VC2能够在较短的时间内达到提供给第二电压电流转换单元的第一控制电压信号VC1的电压值，进而提高锁相环电路建立速度和实现锁相环电路快速响应。
- 应用于FPGA的双环路锁相环模拟核心电路及锁相环-201822269114.2
- 姬晶;张祺;王磊;贾红;陈维新;韦嶔;程显志 - 西安智多晶微电子有限公司
- 2018-12-29 - 2019-08-27 - H03L7/085
- 本实用新型涉及一种应用于FPGA的双环路锁相环模拟核心电路，其特征在于，包括：低通滤波器，用于对电流信号进行积分和滤波处理，得到电压信号，其中，电压信号包括细调电压信号和粗调电压信号；压控振荡器，所述低通滤波器通过细调环路和粗调环路连接所述压控振荡器，用于调整所述压控振荡器的增益，并对所述细调电压信号和所述粗调电压信号进行频率调制处理，得到第一时钟信号。本实用新型实施例的锁相环模拟核心电路在不增加额外电荷泵和滤波器的前提下，利用低通滤波器的嵌套，实现了双环路锁相环结构，既满足了锁定时间和工作频率范围的要求，也可以显著的降低输出时钟抖动，同时节约了功耗和芯片面积。
- 一种基于自适应广义延迟信号消除的锁相环及应用方法-201910127863.8
- 薛蕙;程一帆;张铁涛;阮梦洁 - 中国农业大学
- 2019-02-20 - 2019-07-16 - H03L7/085
- 本发明实施例提供一种基于自适应广义延迟信号消除的锁相环及应用方法，该锁相环包括AGDSC运算器、NGDSC运算器级联模块和Park变换级联结构；其中AGDSC运算器与NGDSC运算器级联模块连接，NGDSC运算器级联模块与Park变换级联结构连接，Park变换级联结构与AGDSC运算器连接；NGDSC运算器级联模块用于阻止电信号中直流偏移、偶次谐波和奇次谐波的干扰，得到处理后的电信号；Park变换级联结构用于根据处理后的电信号和Park变换级联结构的旋转频率得到频率偏差信息，并将频率偏差信息发送到AGDSC运算器；AGDSC运算器用于根据频率偏差信息对电信号进行修正。本发明实施例根据得到的频率偏差信息对电信号进行修正，从而有效的克服谐波对于锁相环的干扰，有效提高滤波性能。
- 具有校准功能的频率扩展装置、射频信号源及其控制方法-201410424381.6
- 何毅军;梁斌;王悦;王铁军;李维森 - 苏州普源精电科技有限公司
- 2014-08-26 - 2019-07-12 - H03L7/085
- 本发明提供了一种具有校准功能的频率扩展装置、射频信号源、射频信号系统及其控制方法，射频信号源包括：配置模块用于进行输出频率和幅度的配置；数据处理模块用于识别频率扩展装置，并通过数据线读取校准数据；信号产生模块用于产生初始频率信号，并根据输出频率和校准数据对初始频率信号的幅度进行校准，产生校准后的初始频率信号；频率扩展装置包括：扩频模块用于对校准后的初始频率信号进行频率扩展，产生输出信号；控制模块用于存储校准数据，以及向射频信号源回传校准数据；校准数据为：在多个频率点下获得的频率扩展信号和初始频率信号的幅度差值。本发明通过校准数据进行幅度校准，消除频率响应的影响，提高输出信号幅度的准确性。
- 一种低相噪雷达频率源产生电路-201410718695.7
- 张晓曦;楚要钦;王国东;刘硕;裴静静 - 中国航空工业集团公司第六三一研究所
- 2014-12-01 - 2019-06-28 - H03L7/085
- 一种低相噪雷达频率源产生电路，其包括采样时钟电路、频率源产生芯片、FPGA以及频率源输出端；采样时钟电路以及FPGA分别接入频率源产生芯片；频率源产生芯片接入频率源输出端。本发明提供了一种低相噪雷达频率源、可获得较高的雷达改善因子以及可提高抗干扰能力的低相噪雷达频率源产生电路。
- 一种没有参考时钟输入的数据恢复电路-201920026258.7
- 王昕宇 - 上海奥令科电子科技有限公司
- 2019-01-07 - 2019-06-11 - H03L7/085
- 本实用新型公开一种没有参考时钟输入的数据恢复电路，包括鉴频器、电荷泵、低通滤波器和电流控制振荡器；所述鉴频器有两个输入，一个输入数据信号，另一个输入数据信号恢复的时钟信号；所述电荷泵输入端连接鉴频器的输出端，将频率差转化为电流信号；所述低通滤波器的输入端连接电荷泵的输出端，所述低通滤波器滤除高频噪声；所述电流控制振荡器的输入端连接所述低通滤波器的输出端，将电流信号转化为时钟信号，输出反馈给鉴频器的输入，采用电流控制振荡器代替通用的电压控制振荡器，性能更加稳定，同时，本实用新型结构简单，易于实现。
- 一种快速稳定锁定的PLL-201610566180.9
- 刘成 - 西安紫光国芯半导体有限公司
- 2016-07-18 - 2019-06-04 - H03L7/085
- 本发明公开了一种快速稳定锁定的PLL，包括鉴相器、脉宽检测电路、电荷泵、压控振荡器以及分频器，鉴相器的输入端接输入时钟和来自于分频器的反馈时钟，鉴相器的输出端输出up信号和dn信号，并通过脉宽检测电路与电荷泵的控制端相连，电荷泵输出压控振荡器的压控电压vcon，压控振荡器输出输出时钟，并反馈给分频器。本发明脉宽检测电路检测up和dn的脉宽，当脉宽达到固定延迟值时，P0晶体管和N0晶体管导通，充放电电流I＝I1+I2，充放电速度很快，保证了PLL的锁定速度很快。随着vcon的上升，反馈时钟和输入时钟的相位差减小。当鉴相器的输出up和dn的脉宽小于固定延迟值时，P0晶体管和N0晶体管关闭，充放电电流I＝I1，充放电速度变慢，保证了vcon上的过冲电压很小。
- 用于RF-PWM调制器的相位延迟的间接测量的方法-201610537359.1
- K·加拉诺波洛斯;D·席巴赫 - 英飞凌科技股份有限公司
- 2016-07-08 - 2019-05-28 - H03L7/085
- 本公开涉及用于RF‑PWM调制器的相位延迟的间接测量的方法。延迟测量系统用于测量在RF‑PWM调制器中引入的RF‑PWM信号的相位延迟，其中RF‑PWM信号包括采样频率以及至少一个载波周期，RF‑PWM信号在至少一个载波周期中具有符号。延迟测量系统包括：第一相位调制器电路，生成具有基于RF‑PWM信号的第一周期和第二周期的第一BPS信号，该BPS信号的第一周期在其中具有所述符号且该BPS信号的第二周期具有所述符号的180度反相版本；第二相位调制器电路，生成具有第一周期和第二周期的第二BPS信号，该BPS信号的第一周期在其中具有所述符号且该BPS信号的第二周期具有所述符号的180度反相版本；检测器电路，基于第一BPS信号或第二BPS信号确定RF‑PWM信号的相位延迟且输出相位延迟。
- SDH系统中E1支路信号输出平滑锁相环及分频方法-201810654273.6
- 黄海生;李鑫;徐东明;韩俊刚;吕建东;张斌 - 西安邮电大学
- 2018-06-22 - 2019-05-28 - H03L7/085
- 为了能够对本地高频振荡频率fs按一定要求分频，以使SDH系统的输出信号满足ITU‑T的相关标准SDH系统中E1支路信号输出平滑锁相环，包括数控振荡器、鉴频鉴相器和环路滤波器；所述鉴频鉴相器用于检测输入参考信号dplwr和目标时钟信号dplre之间的频率相位的差异，产生10位频率相位误差信号；所述环路滤波器将鉴频鉴相器输出的10位频率相位误差信号进行处理，产生11位低位控制信号；所述数控振荡器根据接收到的6位高位控制信号和11位低位控制信号将频率为fs的高频时钟信号分频为频率为fdplre的目标时钟信号dplre；所述fs＝58.32MHz；所述fdplre＝2.048MHz；所述6位高位控制信号为二进制数011110。
- 延迟锁定环的检测方法和系统-201510383366.6
- 王雪艳;杨莹;俞景佳 - 无锡华润上华科技有限公司
- 2015-07-02 - 2019-05-21 - H03L7/085
- 本发明涉及一种延迟锁定环的检测系统，可用于检测延迟锁定环的工作状态，包括：信号发生器，用于产生参考时钟并提供给所述延迟锁定环；测量仪器，用于获取从延迟锁定环输出的时钟信号，并测量其延时是否符合预期；所述检测系统还包括以下电路的至少一个：前置接收电路，用于接收信号发生器的参考时钟并放大和整形后再提供给所述延迟锁定环；多相位复接电路，用于接收从延迟锁定环输出的时钟信号，并将多个不同延迟的时钟信号合成后再提供给所述测量仪器。本发明还涉及一种延迟锁定环的检测方法。上述系统和方法能够精确测量延迟锁定环的延迟。
- 包括锁相回路的设备-201811292309.7
- 西塞罗·西尔韦拉·沃谢;桑德尔·德克森;埃尔温·杨森;伯纳德斯·约翰内斯·马丁努斯·卡普 - 恩智浦有限公司
- 2018-10-31 - 2019-05-07 - H03L7/085
- 本文公开了一种包括第一锁相回路的设备，所述第一锁相回路包括：相位检测器，所述相位检测器被布置成接收参考时钟信号和反馈时钟信号并且基于所述参考时钟信号和所述反馈时钟信号之间的相位差输出频率控制信号；可变频率振荡器，所述可变频率振荡器被布置成输出具有取决于所述频率控制信号的频率的振荡器信号；用于通过将所述振荡器信号分频产生所述反馈时钟信号的第一分频器电路；和用于通过将所述振荡器信号分频产生输出时钟信号的第二分频器电路；其中所述第一分频器电路和所述第二分频器电路之间的相位关系为可调节的以相对于所述反馈时钟信号延迟或提前所述输出时钟信号。所述设备可为雷达接收器或收发器。
- 一种正交信号相位误差校正装置及方法-201510259855.0
- 史明甫 - 澜起科技股份有限公司
- 2015-05-20 - 2019-04-16 - H03L7/085
- 本发明提供一种正交信号相位误差校正装置及方法。所述正交信号相位误差校正装置包括：多路延迟模块，用于根据多路延迟控制信号对多路输入信号一一对应进行延迟处理，输出多路延迟后信号；正交相位生成模块，与多路延迟模块相连，用于对接收的多路延迟后信号进行正交处理，输出多路正交信号；相位误差检测模块，与正交相位生成模块相连，用于接收多路正交信号，并对任意相邻的两路正交信号进行相位误差判断，输出多路相位误差判断信号；状态机模块，与相位误差检测模块以及多路延迟模块相连，用于接收多路所述相位误差判断信号，反馈生成多路延迟控制信号以进一步校正多路输入信号。本发明的技术方案能校正多相位正交信号生成器引入的相位误差。
- 一种声表面波传感器激励与查询装置及其频偏获取方法-201610375132.1
- 张连波;苏秉华;陈景国;程加斌;王云平;姚叔敏;曾雪亮 - 北京理工大学珠海学院
- 2016-05-30 - 2019-04-12 - H03L7/085
- 本发明的声表面波传感器激励与查询装置，它包括发射链路，接收链路，过冲整形模块，选择开关以及控制模块；发射链路，用于在过冲整形模块的控制下发射激励信号，其输入端连接控制模块，其输出端连接选择开关；接收链路，用于在过冲整形模块的控制下接收回波信号，其输入端连接选择开关；过冲整形模块，用于将控制模块生成的开关控制信号的过冲消除掉，其输入端连接控制模块，其输出端分别与发射链接，接收链路和选择开关的控制端连接；选择开关，根据接收到的来自过冲整形模块的开关控制信号，选择发射链路或者接收链路的导通，其一端与天线连接；控制模块，用于配置发射链路和接收链路中信号源的输出频率，同时生成开关控制信号。
- 一种应用于FPGA的双环路锁相环模拟核心电路及锁相环-201811638972.8
- 姬晶;张祺;王磊;贾红;陈维新;韦嶔;程显志 - 西安智多晶微电子有限公司
- 2018-12-29 - 2019-03-29 - H03L7/085
- 本发明涉及一种应用于FPGA的双环路锁相环模拟核心电路，其特征在于，包括：低通滤波器，用于对电流信号进行积分和滤波处理，得到电压信号，其中，电压信号包括细调电压信号和粗调电压信号；压控振荡器，所述低通滤波器通过细调环路和粗调环路连接所述压控振荡器，用于调整所述压控振荡器的增益，并对所述细调电压信号和所述粗调电压信号进行频率调制处理，得到第一时钟信号。本发明实施例的锁相环模拟核心电路在不增加额外电荷泵和滤波器的前提下，利用低通滤波器的嵌套，实现了双环路锁相环结构，既满足了锁定时间和工作频率范围的要求，也可以显著的降低输出时钟抖动，同时节约了功耗和芯片面积。
- 基于恒温晶振的锁频环路装置-201821777769.4
- 舒广平 - 西安儒科电子有限公司
- 2018-10-31 - 2019-03-19 - H03L7/085
- 本实用新型涉及一种基于恒温晶振的锁频环路装置。包括：参考信号单元、鉴相单元、恒温晶振、控制单元以及处理单元；其中，所述参考信号单元的输出端与所述鉴相单元的第一输入端电连接，所述恒温晶振的输出端与所述鉴相单元的第二输入端电连接；所述鉴相单元的输出端与所述处理单元的输入端电连接；所述处理单元的第一输出端与所述参考信号单元的输入端电连接，所述处理单元的第二输出端与所述控制单元的输入端电连接；所述控制单元的输出端与所述恒温晶振电连接。根据本实用新型，可以实现使恒温晶振输出高稳定频率信号供下级设备使用的目的，锁频精度高，速度快，且稳定性高。
- 一种相位检测方法和装置-201610564901.2
- 忻向军;刘博;张丽佳;张焕宝 - 北京邮电大学
- 2016-07-18 - 2019-03-15 - H03L7/085
- 本发明实施例公开了一种相位检测方法和装置，应用于时钟恢复领域，其中,所述相位检测方法包括：获取数字信号，并检测所述数字信号内的两个相邻信号的相位是否相同；当所述两个相邻信号相位相同时，将所述两个相邻信号的相位进行相减，消除所述数字信号的相位干扰，并输出消除相位干扰后的数字信号；获取所述消除相位干扰后的数字信号，通过同相定时检测算法计算所述消除相位干扰后的数字信号的定时误差，并输出所述定时误差。本发明实施例通过消除所述数字信号内的两个相邻信号的相位干扰，针对同相相邻信号提出定时误差计算方法，解决了传统时钟恢复算法在两个相邻信号同相时失效的问题。
- 延迟线电路、延迟锁相回路及其测试系统-201310004882.4
- 郑文昌 - 南亚科技股份有限公司
- 2013-01-07 - 2019-03-05 - H03L7/085
- 本发明提供一种延迟线电路、延迟锁相回路以及测试系统，延迟线电路包括延迟线部及反馈选择部。延迟线部接收输入时脉信号以及反馈时脉信号，延迟输入时脉信号及反馈时脉信号之一以产生输出时脉信号，其中延迟线部包括多个延迟单元互相串联连接。反馈选择部耦接延迟线部，基于选择信号反馈输出时脉信号至延迟单元中之一作为反馈时脉信号。其中，基于选择信号，特定数量的延迟单元延迟输入时脉信号及反馈时脉信号之一以改变输出时脉信号的频率。
- 一种抗单粒子辐射的自偏置PLL加固结构-201610430735.7
- 周昕杰;陈嘉鹏;潘滨;张国贤;陈瑶 - 中国电子科技集团公司第五十八研究所
- 2016-06-17 - 2019-02-22 - H03L7/085
- 本发明涉及一种抗单粒子辐射的自偏置PLL加固结构，该自偏置PLL加固结构是通过判别非加固自偏置PLL中单粒子效应对VBACK信号的影响，对单粒子效应敏感的自偏置产生电路进行加固，得到能够抗单粒子效应的VBACKR信号；并将第一压控振荡器输出的小信号经过放大后，再通过表决器表决，输出稳定的PLL输出信号。本发明与非加固自偏置PLL相比，具有更好的抗单粒子效应能力，并能够满足宇航应用的需求。
- 一种抗电荷泵失配对锁相环拉入范围造成限制的鉴相器-201811031298.7
- 吴建辉;丁欣;陈超;李红;黄成 - 东南大学
- 2018-09-05 - 2019-01-25 - H03L7/085
- 本发明公开了一种抗电荷泵失配对锁相环拉入范围造成限制的鉴相器，包括：第一与第二与非门、第一至第十反相器，其中第一与非门的第一输入端接参考时钟，其第二输入端连接第二与非门的输出端，及第二与非门的第一输入端连接第一与非门的输出端，且其第二输入端接反馈时钟；所述第一与非门的输出端分别连接第一、第三反相器的输入端，所述第一反相器与第二反相器相连，且第二反相器的输出端、第四反相器的输入端以及第五反相器的输出端相连于节点；第三反相器的输出端、第四反相器的输出端、第五反相器的输入端相连于节点DN；第二与非门的输出端分别连接第六及第八反相器的输入端。本发明不存在鉴相死区，可消除电荷泵失配对锁相环拉入范围限制。
- 流水线电路结构的全数字锁相环-201821645473.7
- 单长虹;田帆;王丽君;邓贤君;赵宇红;杨檬玮 - 南华大学
- 2018-10-11 - 2019-01-15 - H03L7/085
- 流水线电路结构的全数字锁相环，包括数字鉴相器模块、流水线变模控制器模块、流水线数字滤波器模块、加扣脉冲控制电路模块和流水线分频器模块；利用电子设计自动化技术完成各个模块电路的设计。通过采用流水线技术对锁相环的电路结构进行优化，提高了锁相系统的运行速度，降低了系统功耗，通过动态调节系统参数实现对锁相环工作过程的动态控制，既能提高锁相速度，又可增强系统的稳定性。该流水线电路结构的全数字锁相环具有锁相速度快、功耗低、和系统稳定性高等优点，在系统芯片应用中可降低实际应用的成本，有巨大的市场潜力。
- 时钟和数据恢复的系统和方法-201510118038.3
- M·K·卡恩;P·E·昆兰;K·J·默尔瓦那 - 亚德诺半导体集团
- 2015-03-18 - 2019-01-11 - H03L7/085
- 本申请公开了时钟和数据恢复的装置和方法。在输入信号的边缘之间复位电路计数时钟周期并当时钟周期计数在范围之外时复位执行采集和跟踪数据流的信号处理电路。信号处理电路还被配置根据经校正的数据速率以执行采集和跟踪，其可以通过相位误差校正控制环路和/或两个数据速率之间抖动并通过数据速率调整来生成。
- 一种混合锁相环-201610563146.6
- 白旭;胡辉;付劲松;张超 - 北华航天工业学院
- 2016-07-18 - 2019-01-08 - H03L7/085
- 本发明提出一种混合锁相环及锁相环频率锁定方法，包括时钟产生器、鉴频鉴相器、模拟比较器、压控振荡器、分频器、模/数转换器、微控制器、数/模转换器及环路滤波电路、固定增益放大器及电平调理电路、程控增益放大电路，该混合锁相环结构及频率锁定方法结合了全数字式锁相环和模拟锁相环的部分优点，使得本发明专利解决了锁相环的失锁问题，该结构的锁相环使得压控振荡器(VCO)处于任何工作频率条件下锁相环均可以进入锁定状态。基于该结构的锁相环结构简单，易于实现。
- 一种基于ASIC-TDC的时钟模块高精度鉴相系统及方法-201811042050.0
- 洪治 - 深圳市太铭科技有限公司
- 2018-09-07 - 2019-01-01 - H03L7/085
- 本发明涉及通信设备技术领域，公开了一种基于ASIC‑TDC的时钟模块高精度鉴相系统及方法，包括本地时钟模块、信号处理器、ASIC‑TDC芯片以及参考时钟模块；信号处理器包括PLL倍频模块、系统时钟模块、PID计算模块以及1PPSForTdc信号输出模块，系统时钟生成本地1PPS信号；信号处理器接收参考时钟模块的参考信号与本地1PPS信号比较，得到粗鉴相值，信号处理器输出第二本地1PPS信号到ASIC‑TDC芯片的Start管脚，参考1PPS信号输入ASIC‑TDC芯片的Stop管脚，ASIC‑TDC芯片根据第二本地1PPS信号及参考1PPS信号进行细鉴相。本发明解决了ASIC‑TDC测试范围过小和只能单一方向测量的局限，可以将锁定参考1PPS稳定时的鉴相精度提高到50ps左右，很好的匹配了本地时钟的短稳精度，极大提高了时钟模块的稳定度。
- 电平式高阻型数字鉴相器的通用设计方案-201710444830.7
- 张伟林 - 张伟林
- 2017-06-14 - 2018-12-25 - H03L7/085
- 基于发明名称为《标准化设计高阻型数字鉴相器的结构原理方案》设计方案中的规定，即图2所示内容实现了电平式高阻型数字鉴相器的设计。鉴相器的工作原理如下说明：“高阻态检出”如果有效检出到定义信号则输出信号作为控端信号断开开关S2，鉴相器输出为高阻态；否则S2闭合。“电源接续决定”如果检测到定义信号则输出一个“H”信号作为开关S1控端信号控制该开关的输出端与Vcc相接；否则S1的输出端与GND相接。S1的输出端与S2相接，如果“高阻态检出”有效检出则鉴相器输出为高阻态。否则，鉴相器的输出即为S1的输出。
- 一种相位同步低相噪锁相频率合成装置-201810939551.2
- 郭雪锋;方立军;马骏;柳勇;吉宗海;张焱 - 中国电子科技集团公司第三十八研究所
- 2018-08-17 - 2018-12-21 - H03L7/085
- 本发明公开了一种相位同步低相噪锁相频率合成装置，晶振的输出端连接辅锁相模块的参考鉴相端，所述辅环路滤波器分别连接辅锁相模块的输出端和VCXO的压控端，所述主锁相模块的参考鉴相端连接VCXO的输出端，所述主环路滤波器分别连接主锁相模块的输出端和VCO的压控端，VCO的的输出端连接在功分器的合路端，所述功分器输出端分别连接辅锁相模块和主锁相模块的反馈鉴相端。利用主环得到低相噪和小步进密跳频率输出，同时利用辅环对输出信号相位进行控制修正，实现输出信号相位与参考信号严格同步，即任意状态下，输出信号与参考信号保持严格的固定关系，实现任意状态下相位同步。
- 专利分类
