[发明专利]一种小数/整数分频器有效
| 申请号： | 200710179858.9 | 申请日： | 2007-12-19 |
| 公开（公告）号： | CN101465645A | 公开（公告）日： | 2009-06-24 |
| 发明（设计）人： | 郭桂良;阎跃鹏 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H03K23/00 | 分类号： | H03K23/00;H03L7/18 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 周国城 |
| 地址： | 100029*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出了一种小数/整数分频器。包括：一2分频单元(100)，与外部输入信号和双模分频器(200)相连；一双模分频器(200)，与2分频单元(100)、特殊计数器(300)和可编程计数器(400)相连；一特殊计数器(300)，与双模分频器(200)、可编程计数器(400)和3阶∑-Δ多级噪声整形单元(MASH)(500)相连；一可编程计数器(400)，与双模分频器(200)、特殊计数器(300)和3阶∑-Δ多级噪声整形单元(MASH)(500)相连；一3阶∑-Δ多级噪声整形单元(MASH)(500)，与特殊计数器(300)和可编程计数器(400)相连。该分频器控制简单，分频准确，提升了电路的工作速度，简化了电路结构，降低了电路功耗。 | ||
| 搜索关键词： | 一种 小数 整数 分频器 | ||
【主权项】：
1. 一种小数/整数分频器，其特征在于，包括：一2分频单元(100)，与外部输入信号和双模分频器(200)相连，用于对外部输入的高频信号进行2分频；一双模分频器(200)，与2分频单元(100)、特殊计数器(300)和可编程计数器(400)相连，用于在接收来自特殊计数器(300)输出的模式控制信号的控制下，对来自2分频单元(100)的输入信号(103)进行分频，并得到分频信号输出给可编程计数器(400)和特殊计数器(300)；一特殊计数器(300)，与双模分频器(200)、可编程计数器(400)和3阶Σ-Δ多级噪声整形单元(MASH)(500)相连，用于对双模分频器(200)输入的分频信号进行计数，并输出模式控制信号(109)给双模分频器(200)；一可编程计数器(400)，与双模分频器(200)、特殊计数器(300)和3阶∑-Δ多级噪声整形单元(MASH)(500)相连，用于对双模分频器(200)输入的分频信号进行计数，并在计数器计数到N时，输出重新计数信号(112)，并在计数过程中输出整个结构的最终输出(113)，其中N为自然数；一3阶∑-Δ多级噪声整形单元(MASH)(500)，与特殊计数器(300)和可编程计数器(400)相连，用于在输入信号(116)和时钟信号(114)作用下，对特殊计数器(300)进行调制，控制特殊计数器(300)的计数值A，其中A为自然数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710179858.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种惯导组件输出脉冲计数方法和装置-201910293363.1
- 刘霁阳;吕泽杉 - 北京无线电测量研究所
- 2019-04-12 - 2019-07-26 - H03K23/00
- 本发明公开了一种惯导组件输出脉冲计数方法，包括：对惯导组件通电输出高频脉冲信号；对脉冲信号的脉冲数进行累加计数；周期性的锁存采样计数并计算每个周期的脉冲计数数量；检测每个周期脉冲计数数量是否合格后输出结果，本发明还公开了一种惯导组件输出脉冲计数装置。本发明采用的自动清零计数方法和装置在采样时刻只锁存数据，而不清零计数器，计数过程不受干扰，可以避免信号冲突及时间间隙可能导致的数丢数问题，满足高频惯导组件输出脉冲的高精度计数要求，可作为惯导组件输出脉冲的一般计数方法，具有系统计数器要求低、计数值精度高、无数据丢失，成本低廉等优点，可以广泛使用。
- 分频器和包括该分频器的收发器-201811424661.1
- 崔宰源;金南锡 - 三星电子株式会社
- 2018-11-27 - 2019-06-04 - H03K23/00
- 一种分频器可以包括：核心电路，包括第一触发器环路和第二触发器环路，其中，第一触发器环路和第二触发器环路中的每一个对通过触发器的控制端接收的时钟信号的频率进行分频，其中，核心电路被配置为：基于第一触发器环路输出的第一信号和第二触发器环路输出的第二信号输出分频信号，第一信号和第二信号具有相同的分频比和不同的相位，并且通过第一触发器环路和第二触发器环路中的每一个的输入端反馈分频信号；占空比校正电路，接收分频信号并输出通过校正分频信号的占空比而生成的差分输出信号；以及输出电路，输出第一输出信号和第二输出信号，第一输出信号是从差分输出信号放大的信号，第二输出信号是第一输出信号的正交信号。
- 一种基于虚拟脉冲的贮柜储料量计算方法及系统-201610877743.6
- 宫建华;陈烜;袁海生;张亚凯 - 北京航天拓扑高科技有限责任公司;陈烜
- 2016-10-08 - 2019-04-05 - H03K23/00
- 本发明公开了一种基于虚拟脉冲的贮柜储料量计算方法及系统，用一台变频器驱动电机带动输送底带转动输送贮柜储料，所述方法是：采集变频器的频率参数，根据公式S=V.t计算出输送底带的移动总长度和输送底带当前移动长度，并由贮柜储料量的总量与输送底带移动总长度送出的实际脉冲总数相等的原理产生与储料总量相同的虚拟脉冲数总数，根据输送底带当前移动长度计算出移出的虚拟脉冲数进而得到当前的贮柜储料量；本发明通过变频器驱动电机对贮柜底带速度的控制，利用虚拟脉冲计算底带送出的物料，灵活实现贮柜底带的调速及贮柜储料量的计算，降低了设备成本及维护费用，精确度高。
- 一种低功耗自动控制磁阻传感器采样检测的计数装置-201611028801.4
- 高忆祖;李立宏 - 优艾特仪表科技成都有限公司
- 2016-11-18 - 2019-03-26 - H03K23/00
- 本发明涉及智能表计系统技术领域，尤其涉及一种低功耗自动控制磁阻传感器采样检测的计数装置，包括单片机，第一开关电路、第二开关电路、延迟电路以及磁阻传感器，单片机包括信号采集引脚、激励电源引脚、激励控制引脚、电源供电引脚、接地引脚，单片机的激励控制引脚和激励电源引脚均连接第一开关电路，第一开关电路连接延迟电路，延迟电路连接第二开关电路，第二开关电路连接磁阻传感器的接地端，磁阻传感器的电源输入端连接单片机的电源供电引脚，磁阻传感器的信号输出端连接单片机的信号采集引脚，第一开关电路、延迟电路、第二开关电路均连接单片机的接地引脚，实现在单片机休眠状态下的低功耗计数。
- 一种多路频标综合单元电路-201821037412.2
- 倪晓清;张勇;李岸舟;崔谦君 - 安徽四创电子股份有限公司
- 2018-06-29 - 2019-01-11 - H03K23/00
- 本实用新型涉及一种多路频标综合单元电路，包括倍频振荡器、分频单元和频标信号处理单元，所述倍频振荡器的输出端连接分频单元的输入端，分频单元的输出端连接频标信号处理单元的输入端；所述频标信号处理单元输出多路信号；所述分频单元包括第一分频器和第二分频器；所述第一分频器的输入端和第二分频器的输入端均连接所述倍频振荡器的输出端，所述第一分频器的输出端和第二分频器的输出端均连接频标信号处理单元的输入端。本实用新型具有电路简单、成本较低的优点，提高了频标综合单元的可靠性，优化了整机雷达的关键指标。
- 一种高速低功耗四/五预分频器-201820713404.9
- 魏启迪;朱晓锐;章国豪 - 广东工业大学
- 2018-05-14 - 2018-12-28 - H03K23/00
- 本实用新型公开了一种高速低功耗四/五预分频器，包括：第一级真单相时钟触发器DFF1、第二级真单相时钟触发器DFF2、第三级真单相时钟触发器DFF3、或非门N1、NMOS晶体管M1和NMOS晶体管M2；或非门N1的输出端与NMOS晶体管M2的栅极连接；第二NMOS晶体管M2的漏极与NMOS晶体管M1的源极连接；第一级真单相时钟触发器DFF1的输出端与NMOS晶体管M1的栅极连接；NMOS晶体管M1的漏极连接至第二级真单相时钟触发器DFF2的第二主锁存器输出端与第二从锁存器之间；第二级真单相时钟触发器DFF2的输出端通过非门N2与第三级真单相时钟触发器DFF2的输入端连接；第三级真单相时钟触发器DFF2的输出端通过非门N3连接或非门N1的第一输入端；或非门N1的第二输入端连接控制信号M。
- 一种基于传输门和反相器的超高速时钟分频电路-201810797401.2
- 唐枋 - 重庆湃芯入微科技有限公司
- 2018-07-19 - 2018-12-21 - H03K23/00
- 本发明公开了一种基于传输门和反相器的超高速时钟分频电路；该电路分为两路，并且上下对称；本发明使用的主要器件为传输门和反相器；传输门和反相器是由较先进的集成电路工艺MOSFET器件实现；由于先进工艺下的MOSFET器件有较高的特征频率，故用它们实现传输门和反相器的能使传输门和反相器的工作频率很高。并且本发明的电路使用了双输入、双输出，使得输出结果更为精确。另一方面，本发明电路所需的器件更加少，也即是电路的尺寸更小，电路运行时功耗更小。由于是差分输入，差分输出，可以提供非交叠时钟，不用额外的电路产生非交叠时钟。可以边沿整形，使得上升下降沿，在分频后保证较高的上升下降时间。
- 螺纹钢生产线自动计数装置-201610420920.8
- 杜民献;凌云;彭华厦 - 湖南工业大学
- 2016-06-15 - 2018-11-30 - H03K23/00
- 一种螺纹钢生产线自动计数装置，包括第一输出脉冲产生单元、第二输出脉冲产生单元、第一窄脉冲过滤单元、第二窄脉冲过滤单元、计数处理单元。第一输出脉冲产生单元、第二输出脉冲产生单元产生的计数脉冲分别由第一窄脉冲过滤单元、第二窄脉冲过滤单元滤除窄脉冲干扰后送至计数处理单元分别计数，计数处理单元取其中的计数数值较大者作为计数装置的计数结果。所述装置还包括第一传输速度变换单元和第二传输速度变换单元，需要过滤的窄脉冲最大宽度能够跟随棒材产品传输速度进行自适应变化，且能通过改变电路参数进行调整。所述自动计数装置能够应用在螺纹钢生产线等各种棒材生产线上需要对产品数量进行计数的场合。
- 多模分频器及通信方法-201510272673.7
- 哈维尔·毛里西奥·贝兰迪亚托雷斯 - 恩智浦有限公司
- 2015-05-26 - 2018-10-16 - H03K23/00
- 一种分频电路，可以实现多模操作。所述分频电路包括时钟晶体管器件、存储器晶体管电路、写入晶体管器件和电流源偏置。时钟晶体管器件在分频器的输入处接收具有第一频率的差分输入信号。存储器晶体管电路基于来自时钟晶体管器件的差分输入信号，存储信号。写入晶体管器件使得输出端子处的已分频信号可用。电流源偏置被耦接到时钟晶体管器件。电流源偏置施加偏置电流以使分频器适配于分频器输入处的共模。
- 一种高速低功耗四/五预分频器-201810458057.4
- 魏启迪;朱晓锐;章国豪 - 广东工业大学
- 2018-05-14 - 2018-07-24 - H03K23/00
- 本发明公开了一种高速低功耗四/五预分频器，包括：第一级真单相时钟触发器DFF1、第二级真单相时钟触发器DFF2、第三级真单相时钟触发器DFF3、或非门N1、NMOS晶体管M1和NMOS晶体管M2；或非门N1的输出端与NMOS晶体管M2的栅极连接；第二NMOS晶体管M2的漏极与NMOS晶体管M1的源极连接；第一级真单相时钟触发器DFF1的输出端与NMOS晶体管M1的栅极连接；NMOS晶体管M1的漏极连接至第二级真单相时钟触发器DFF2的第二主锁存器输出端与第二从锁存器之间；第二级真单相时钟触发器DFF2的输出端通过非门N2与第三级真单相时钟触发器DFF2的输入端连接；第三级真单相时钟触发器DFF2的输出端通过非门N3连接或非门N1的第一输入端；或非门N1的第二输入端连接控制信号M。
- 一种高压脉冲完全隔离计数装置-201720776607.8
- 王凡;钱鹏;邓军 - 北京世纪德辰通信技术有限公司
- 2017-06-30 - 2018-02-09 - H03K23/00
- 本实用新型公开了高压脉冲航天测试技术领域的一种高压脉冲完全隔离计数装置，包括隔离耦合单元、RC检波单元，所述隔离耦合单元包括额定模拟负载R1和隔离脉冲变压器，所述额定模拟负载R1串联有高压脉冲源，所述高压脉冲源与隔离脉冲变压器的主线圈串联，所述隔离脉冲变压器的主线圈与额定模拟负载R1串联，所述RC检波单元包括额定模拟负载R1、储能电容C、放电电阻R2和检测仪表，所述隔离脉冲变压器的次级线圈串联有高速开关二极管D，所述隔离脉冲变压器的次级线圈依次并联有储能电容C、放电电阻R2和检测仪表，该高压脉冲完全隔离计数装置，具有高压隔离特性、具备脉冲计数特性，解决了高压隔离和高压脉冲计数的技术难题。
- 用于对脉冲进行计数的电路以及数字生成电路-201621303106.X
- J·尼克莱;A·马蒂内兹 - 意法半导体(鲁塞)公司
- 2016-11-30 - 2018-02-06 - H03K23/00
- 本实用新型提供了一种用于对脉冲进行计数的电路以及数字生成电路。一种用于对脉冲进行计数的电路，该脉冲由具有至少两个反相脉冲信号供应端子供应，该电路包括供应第一计数的第一脉冲信号的脉冲的第一计数器；供应第二计数的第二脉冲信号的脉冲的第二计数器；以及用于选择计数中的一个的元件。
- 一种基于CPLD的时钟计数方法、装置及介质-201710977085.2
- 刘帅 - 郑州云海信息技术有限公司
- 2017-10-19 - 2018-02-02 - H03K23/00
- 本发明公开了一种基于CPLD的时钟计数方法、装置及介质，该方法的步骤包括获取CPLD的事件时长，并根据事件时长设定表征计数周期的层级；层级至少包括两层，最低层表征系统周期；计数周期的时长与层级的级别为正相关，较高层级表征的计数周期为较低层级表征的计数周期的整数倍；以层级中最低层表征的计数周期作为当前周期开始计数，当计数时长达到下一层级所表征的目标计数周期时，将目标计数周期作为当前周期以继续计数，直至当前周期与层级中最高层表征的计数周期相同为止；依照当前周期继续计数以达到事件时长。可见，本方法相对提高了CPLD在时钟计数时的整体工作效率。此外，本发明还提供一种基于CPLD的时钟计数装置及介质，有益效果如上所述。
- 一种再生式分频电路及高频信号分频方法-201711076568.1
- 杨守军;陈俊龙 - 厦门意行半导体科技有限公司
- 2017-11-06 - 2018-01-19 - H03K23/00
- 本发明公开了一种再生式分频器电路，由分频器核心单元、输出缓冲器、第一可调偏置电路及第二可调偏置电路组成；分频器核心单元的差分输入端连接外部高频信号；分频器核心单元将外部高频信号完成二分频后形成差分电压信号，通过分频器核心单元的差分输出端连接传输至输出缓冲器的差分输入端，输出缓冲器用于对分频器核心单元的输出信号进行整形，以及抑制共模影响；两组偏置电路对分频器核心单元和输出缓冲器偏置调整。本发明电路可以工作在较高的工作频率下，利于后期电路的调试。本发明还公开了高频信号分频方法，可避免分频过程中非理想因素的影响，使电路工作在合适的偏置下，利于整体的校正。
- 一种可编程小数分频电路-201510556073.3
- 何文明;宣学雷;林斗勋 - 深圳市紫光同创电子有限公司
- 2015-09-02 - 2017-11-14 - H03K23/00
- 本发明实施例公开了一种可编程小数分频电路，涉及集成电路技术领域，解决了现有技术中小数分频电路算法复杂，占用芯片面积和功耗比较大的缺陷。本发明的可编程小数分频电路包括计数器、选择信号产生模块、8个上升沿比较模块、8个下降沿比较模块、8个上升沿相移模块、8个下降沿相移模块和分频时钟输出模块，具体是根据分频参数M和N的取值和8个同频异相的输入时钟得到分频时钟的一个时钟单元中的8个上升沿和8个下降沿，然后对得到的8个上升沿和8个下降沿进行逻辑运算，得到对基本时钟clk_0进行分频后的分频时钟clk_out，其中，所述8个同频异相的输入时钟分别为clk_0～clk_7，其中，clk_0即为待处理的基本时钟，相邻输入时钟之间的相位差为1/16个基本时钟。
- 同步系统以及分频电路-201410455012.3
- 山下和宪 - 株式会社巨晶片
- 2014-09-09 - 2017-10-31 - H03K23/00
- 本发明提供一种同步系统以及分频电路。该同步系统具备分频电路，以通过分频比设定信号而被设定的第1分频比，将基准时钟进行分频而生成分频时钟；第1设备，与所述基准时钟同步动作；第2设备，与分频时钟同步动作；分频比检测电路，每隔分频时钟的1个周期，输出与基准时钟同步而进行计数的计数值，并且，根据计数值检测分频时钟的分频比并作为第2分频比输出；及解码器，根据计数值以及第2分频比而生成选通信号，所述选通信号用于控制第1设备对第2设备输入输出信号的时刻。第1设备根据选通信号并经由与分频时钟同步动作的总线，与第2设备进行通信。
- 一种用于软启动保护的过流计数器-201510575170.7
- 明鑫;李天生;艾鑫;付奎;王卓;张波 - 电子科技大学
- 2015-09-10 - 2017-08-25 - H03K23/00
- 本发明属于电源技术领域，涉及一种用于软启动保护的过流计数器。本发明的主要包括时钟分频模块、时钟选择模块、计时模块、第一逻辑处理模块和第二逻辑处理模块；时钟分频模块的输入端接外部时钟信号，其输出端接时钟选择模块；时钟选择模块的输入端接外部时钟选择信号；计时模块的输入端接外部过流信号和外部软启动信号第一逻辑处理模块的输入端接外部过流信号，其输出端为过流状态保护信号；第二逻辑处理模块的输入端接外部软启动信号，其输出端为软启动监测信号。本发明的有益效果为，有效地利用了现有必要的模块进行系统控制的优化设计。同时在窄带脉冲信号滤除电路的加入下，提高了系统的抗噪能力，有效地滤除由于噪声引起的误触发。
- 一种正交输入二分频器-201720026053.X
- 丁庆;傅海鹏;马建国 - 深圳市华讯方舟微电子科技有限公司;华讯方舟科技有限公司
- 2017-01-10 - 2017-08-22 - H03K23/00
- 本实用新型适用于分频器领域，提供一种正交输入二分频器，包括输入外部电源并进行滤波后输出的滤波电路；与滤波电路的输出端连接的调谐电路；与滤波电路的输出端共接于所述正交输入二分频器的输出端OUTI、输出端OUTIB、输出端OUTQB和输出端OUTQ的混频级；分别与正交输入二分频器的输入端INI、输入端INIB、输入端INQ和输入端INQB连接以输入电压信号，并将电压信号转变为电流信号后输出至混频级的共源端的跨导级；与跨导级的共源端连接，通过注入外部电流源使跨导级构成可变电流源的电流源偏置电路。本实用新型通过注入外部电流源至电流源偏置电路，使跨导级构成可变电流源，以增加跨导级的电流，可有效提高正交输入二分频器的转换增益、线性度和工作频率范围。
- 分频装置及方法-201110151406.6
- 曾名志 - 中兴通讯股份有限公司
- 2011-06-07 - 2017-08-08 - H03K23/00
- 本发明公开了一种分频装置及方法，上述装置包括反馈控制平台、复用分频器，其中，反馈控制平台包括参数设置模块，用于设置分频参数的初始值；复用分频器包括复用选择模块，用于依次在复用的多路中选择一路进行分频处理；分频处理模块，用于获取并根据选定的路对应的分频参数对选定的路进行分频处理，输出分频时钟。通过本发明提供的技术方案，解决了现有技术中存在的分频资源浪费的问题，进而实现了多路频率合成复用一个分频装置的效果。
- 硅基低漏电流双固支梁可动栅分频器-201510379719.5
- 廖小平;韩居正 - 东南大学
- 2015-07-01 - 2017-06-30 - H03K23/00
- 本发明的硅基低漏电流双固支梁可动栅MOSFET分频器，由硅衬底，N型增强型MOSFET，以及外接的低通滤波器，压控振荡器，乘法器、高频扼流圈构成。MOSFET的栅极是两个悬浮在栅氧化层上的固支梁，作为参考信号和反馈信号的输入，下拉电压设计为MOSFET的阈值电压，由直流偏置控制。两个固支梁可动栅均悬浮时，栅极不与栅氧化层接触，MOSFET截止，能减小栅极漏电流，降低功耗。两个固支梁可动栅均下拉与栅氧化层接触时，MOSFET导通，参考信号和反馈信号经MOSFET相乘，通过外接低通滤波器、压控振荡器以及乘法器的循环反馈得到参考频率的分频信号。下拉单个固支梁可动栅，可实现对单个信号的放大，使电路具有多功能。本发明降低功耗，体积更小，实现多功能。
- 脉冲计数装置-201621201427.9
- 庞伟;樊海涛 - 华大半导体有限公司
- 2016-11-08 - 2017-05-03 - H03K23/00
- 本实用新型提出一种脉冲计数装置，包括时钟选择模块、控制模块、计数模块和存储模块；所述控制模块分别与所述时钟选择模块、所述计数模块和所述存储模块连接；所述时钟选择模块用于选择内部时钟的种类；所述计数模块用于对输入的脉冲进行计数，并将计数结果存储到所述存储模块；所述存储模块用于存储操作参数和所述计数结果；以及所述控制模块用于控制所述时钟选择模块和所述计数模块的运行，并在所述计数结果达到计数阈值时产生中断。上述脉冲计数装置在实现准确的脉冲检测和脉冲累积的同时，还能避免出现由于微控制器与卡内数据交互而导致错过计算脉冲之类的缺陷。
- 一种正交输入二分频器-201710016878.8
- 丁庆;傅海鹏;马建国 - 深圳市华讯方舟微电子科技有限公司;华讯方舟科技有限公司
- 2017-01-10 - 2017-04-26 - H03K23/00
- 本发明适用于分频器领域，提供一种正交输入二分频器，包括输入外部电源并进行滤波后输出的滤波电路；与滤波电路的输出端连接的调谐电路；与滤波电路的输出端共接于所述正交输入二分频器的输出端OUTI、输出端OUTIB、输出端OUTQB和输出端OUTQ的混频级；分别与正交输入二分频器的输入端INI、输入端INIB、输入端INQ和输入端INQB连接以输入电压信号，并将电压信号转变为电流信号后输出至混频级的共源端的跨导级；与跨导级的共源端连接，通过注入外部电流源使跨导级构成可变电流源的电流源偏置电路。本发明通过注入外部电流源至电流源偏置电路，使跨导级构成可变电流源，以增加跨导级的电流，可有效提高正交输入二分频器的转换增益、线性度和工作频率范围。
- 百分之五十占空比的可编程分频器-201510050813.6
- 周玉镇;戴颉;李耿民;职春星 - 灿芯半导体（上海）有限公司
- 2015-01-30 - 2017-04-26 - H03K23/00
- 本发明提供一种可编程分频器，其能够基于分频系数对源时钟进行分频得到50％占空比的分频后时钟信号，其包括分频系数设定电路、时钟源选择电路、计数器、装载信号产生电路、占空比控制信号产生电路、状态保持电路。该可编程分频器可以对于各种分频模式都能产生50％占空比时钟，它不需要让压控振荡器工作在2倍频，减少了功耗。
- 一种低功耗自动控制磁阻传感器采样检测的计数装置-201621250180.X
- 高忆祖;李立宏 - 优艾特仪表科技成都有限公司
- 2016-11-18 - 2017-04-26 - H03K23/00
- 本实用新型涉及智能表计系统技术领域，尤其涉及一种低功耗自动控制磁阻传感器采样检测的计数装置，包括单片机，第一开关电路、第二开关电路、延迟电路以及磁阻传感器，单片机包括采集引脚、激励电源引脚、激励控制引脚、电源供电引脚、接地引脚，单片机的激励控制引脚和激励电源引脚均连接第一开关电路，第一开关电路连接延迟电路，延迟电路连接第二开关电路，第二开关电路连接磁阻传感器的接地端，磁阻传感器的电源输入端连接单片机的电源供电引脚，磁阻传感器的信号输出端连接单片机的信号采集引脚，第一开关电路、延迟电路、第二开关电路均连接单片机的接地引脚，实现在单片机休眠状态下的低功耗计数。
- 一种基于E-TSPC结构的低功耗2/3分频器电路-201510785565.X
- 吴建辉;陈怀昊;陈超;李红;黄成;张萌 - 东南大学
- 2015-11-16 - 2016-01-20 - H03K23/00
- 本发明公开了一种基于E-TSPC结构的低功耗2/3分频器电路，包括两级E-TSPC结构D触发器和内嵌门电路。该电路适用于低电源电压下，锁相环电路中的双模预分频电路。其中，由模式控制信号决定电路工作在2分频或3分频模式。同传统TSPC结构的分频器相比，该电路具有更高的工作频率。通过模式控制信号，在2分频模式下实现对前级D触发器的完全关断，后级D触发器单独完成2分频功能。相比传统E-TSPC结构的2/3分频电路，该电路具有更小的功耗。本发明适应低电压低功耗的设计要求，实现了可以工作在吉赫兹频率下的极低功耗2/3分频电路。
- 一种正交光电编码器的任意整数分频电路-201520346303.9
- 姜向龙;刘军锋;夏永强;陈志勇 - 合康变频科技（武汉）有限公司
- 2015-05-26 - 2015-08-26 - H03K23/00
- 本实用新型涉及一种正交光电编码器的任意整数分频电路，包括在复杂可编程逻辑器件内设置的状态记录电路及输出信号状态机，所述状态记录电路连接输出信号状态机，所述状态记录电路内设置有寄存器组和计数器，所述寄存器组连接计数器，所述计数器连接输出信号状态机，本实用新型利用复杂可编程逻辑器件，采用硬件语言而形成的任意整数分频电路，克服常用数字逻辑信号分频方法的弊端，分频后的脉冲信号仍然保持90°的相位差，使用状态机，大大降低了逻辑竞争的风险和亚稳态的出现。
- 一种抗干扰的低成本单道脉冲计数器-201420787636.0
- 程振洪;黄光明;严剑桥 - 华中师范大学
- 2014-12-12 - 2015-04-15 - H03K23/00
- 本实用新型涉及一种抗干扰的低成本单道脉冲计数器，包括高阈值甄别器、低阈值甄别器、上升沿检测器、下降沿检测器、与门和计数器；高阈值甄别器的输出分别与上升沿检测器的CLK输入端、下降沿检测器的CLK输入端和与门的输入连接；所述低阈值甄别器的输出分别与上升沿检测器的CLR输入端、下降沿检测器的CLR输入端和计数器的IN端连接；上升沿检测器的D输入端和下降沿检测器的D输入端分别连接逻辑高电平值1，上升沿检测器的Q输出端和下降沿检测器的Q输出端分别和与门的输入连接；所述与门的输出与计数器的EN输入端连接；计数器的CLR与计数清零端口连接。该单道脉冲计数器解决了传统单道脉冲幅度分析器抗干扰能力低、硬件资源消耗大的缺点。
- 小数分频器电路-201410526590.1
- 杨修 - 四川和芯微电子股份有限公司
- 2014-10-08 - 2015-02-18 - H03K23/00
- 本发明公开了一种小数分频器电路，用于对高频时钟进行
分频，其包括选择器、X分频器、N的累加器及M的求模器，高频时钟源输出M个同频异相的时钟至选择器，相邻时钟的相位偏差为360°/M，选择器依其选择端的信号在M个时钟中选择一对应相位的时钟输入至X分频器，分频后，X分频器将分频时钟输入N的累加器，N的累加器在每个时钟的周期内累加N，将累加结果输入M的求模器，M的求模器对M求模后，将求模结果输入至选择器的选择端，选择器依求模结果在M个时钟中选择对应相位的时钟，X、M、N均为正整数，且N小于M。本发明的小数分频器电路输出的小数分频时钟频率稳定，每个周期宽度一致，没有频差，适用于一切SOC频率需求，尤其是适用于对频率比较敏感的SOC领域。
- 基于FPGA的可调高精度小数分频电路-201420021508.5
- 刘长虎;朱宝;李晓;崔新友;易佳;黄俊 - 武汉烽火富华电气有限责任公司
- 2014-01-14 - 2014-11-12 - H03K23/00
- 本实用新型旨在实现一种可随输入信号频率变化而变化的基于FPGA的可调高精度小数分频电路，主要包括硬件测频电路、外部时钟、FPGA部分（含DCM倍频，分频数控制、累加分频器等模块，DCM实现倍频）、AD模块等。当分频数不变时可作为系统时钟信号输出，当分频数可变时能应用于AD转换采样频率中，并且其输出随模拟输入信号频率的变化而变化，从而实现保持采样点的稳定输出。
- 高速分频器-201410213849.7
- 郑金鹏 - 硅谷数模半导体(北京)有限公司;硅谷数模国际有限公司
- 2014-05-20 - 2014-08-13 - H03K23/00
- 本发明公开了一种高速分频器。该高速分频器包括：信号输入端，用于接收单相时钟信号；第一触发器，与信号输入端相连接，用于根据第一延时信号和单相时钟信号得到第一输出信号；第二触发器，与第一触发器相连接，用于根据第一延时信号和第一输出信号得到第二输出信号；第三触发器，与信号输入端相连接，用于根据第二延时信号和单相时钟信号得到中间时钟信号；第四触发器，与第三触发器相连接，用于根据中间时钟信号和第一延时信号得到第三输出信号；以及第五触发器，与第四触发器相连接，用于根据第三输出信号和第一延时信号得到第四输出信号。通过本发明，达到了增加触发器建立时间和保持时间长度的效果。
- 专利分类
