[发明专利]一种差分的浮栅型DRAM存储单元及DRAM存储器在审
| 申请号： | 201810089388.5 | 申请日： | 2018-01-30 |
| 公开（公告）号： | CN108305651A | 公开（公告）日： | 2018-07-20 |
| 发明（设计）人： | 王子欧;张立军;朱灿焰;桑胜男;马亚奇;顾昌山;佘一奇;陈泽翔 | 申请（专利权）人： | 苏州大学 |
| 主分类号： | G11C11/408 | 分类号： | G11C11/408;G11C11/4094 |
| 代理公司： | 苏州翔远专利代理事务所(普通合伙) 32251 | 代理人： | 陆金星 |
| 地址： | 215104 江苏*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种差分的浮栅型DRAM存储单元及DRAM存储器，该存储单元包括对称分布的单管浮栅动态存储单元晶体管M1和单管浮栅动态存储单元晶体管M2，所述晶体管M1和晶体管M2上接源线SL控制电路模块，所述晶体管M1和晶体管M2下接位线BL控制电路模块和灵敏放大电路模块，所述晶体管M1和晶体管M2的源极分别作为存储单元的两根源线SL1和SL2；所述晶体管M1和晶体管M2的漏极分别作为存储单元的两根位线BL1和BL2；所述晶体管M1和晶体管M2的第二层栅极作为存储单元的控制栅CG1和CG2；还包括跨接在控制栅CG1和CG2的公共端与位线BL1和BL2的公共端之间的PBTI恢复电路。本发明不仅能够提高该存储单元的读操作的可靠性和稳定性，还能减少PBTI的影响。 | ||
| 搜索关键词： | 晶体管 存储单元 浮栅 位线 动态存储单元 控制电路模块 公共端 控制栅 单管 灵敏放大电路 对称分布 恢复电路 读操作 跨接 漏极 源极 源线 | ||
【主权项】：
1.一种差分的浮栅型DRAM存储单元，其特征在于：包括对称分布的单管浮栅动态存储单元晶体管M1和单管浮栅动态存储单元晶体管M2，所述晶体管M1和晶体管M2上接源线SL控制电路模块，所述晶体管M1和晶体管M2下接位线BL控制电路模块和灵敏放大电路模块，所述晶体管M1和晶体管M2的源极分别作为存储单元的两根源线SL1和SL2；所述晶体管M1和晶体管M2的漏极分别作为存储单元的两根位线BL1和BL2；所述晶体管M1和晶体管M2的第二层栅极作为存储单元的控制栅CG1和CG2；还包括跨接在控制栅CG1和CG2的公共端与位线BL1和BL2的公共端之间的PBTI恢复电路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州大学，未经苏州大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810089388.5/，转载请声明来源钻瓜专利网。
