[发明专利]存储单元、存储单元装置及存储单元制造方法有效

专利信息
申请号: 200480003591.2 申请日: 2004-02-04
公开(公告)号: CN1774808A 公开(公告)日: 2006-05-17
发明(设计)人: F·舒勒 申请(专利权)人: 因芬尼昂技术股份公司
主分类号: H01L27/115 分类号: H01L27/115;H01L21/8247;H01L21/336;H01L29/788;H01L21/8246;H01L21/74
代理公司: 中国专利代理(香港)有限公司 代理人: 程天正;张志醒
地址: 德国*** 国省代码: 德国;DE
权利要求书: 查看更多 说明书: 查看更多
摘要: 本案涉及一种存储单元、存储单元装置以及用以制造存储单元的方法。所述存储单元包含具第一传导形式电荷载子的基板、在所述基板的一第一表面区域中的第一源极/漏极区域,以及在所述基板的一第二表面区域中的第二源极/漏极区域。在所述基板的一表面区域中乃有一信道区域,所述信道区域乃位在所述第一与第二元及/漏极区域间,而一电荷储存区域则位在所述信道区域上。另外,在所述电荷储存区域上则有一控制栅极,所述控制栅极与所述电荷储存区域电性绝缘。在基板中还具有一沟渠结构。所述沟渠结构包含传送电荷载子的材料,以及位在所述基板与所述传送电荷载子的材料的至少一部分间的一绝缘区域,其中,所述材料乃包含具有第二传导形式的电荷载子。
搜索关键词: 存储 单元 装置 制造 方法
【主权项】:
1.一种存储单元,具有包含第一传导形式电荷载子的基板;在该基板的一第一表面区域中具有一第一源极/漏极区域,并在该基板的一第二表面区域中具有一第二源极/漏极区域;介于该第一源极/漏极区域与第二源极/漏极区域间,在该基板的一表面区域中具有一信道区域;在该信道区域上具有一电荷储存区域;在该电荷储存区域上具有一控制栅极,其与该电荷储存区域电力绝缘;具有形成在该基板中的一沟渠结构,该沟渠结构具有一电荷载子供应材料,其带有一第二传导形式的电荷载子,以及介于该基板与至少该电荷载子供应材料的一部份间的一绝缘区域;该第一传导形式与该第二传导形式不同,因此在该基板与该沟渠结构的电荷载子供应材料间形成一二极管接合处;该存储单元是以对该存储单元施加可预定电位的方式设定,电性电荷载子可从该沟渠结构的电荷载子供应材料引入该电荷储存区域。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于因芬尼昂技术股份公司,未经因芬尼昂技术股份公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200480003591.2/,转载请声明来源钻瓜专利网。

同类专利
  • 一种电子捕获存储单元-201310164838.X
  • 吴楠;冯骏 - 北京兆易创新科技股份有限公司
  • 2013-05-07 - 2018-02-06 - H01L27/115
  • 本发明公开了一种电子捕获存储单元,包含沟道(26)以及相邻两个沟道之间的绝缘层(25),并且还包含沟道控制栅(27),位于绝缘层(25)中,并且为电的良导体。本发明通过加入沟道控制栅,控制一条物理意义上的沟道靠近沟道控制栅的两侧,即第一存储单元和第二存储单元分别打开和关闭,这样一个现有技术的存储单元可以存储两位信息,因此,存储密度变高,单位存储成本降低。
  • 半导体器件及其制造方法-201310160880.4
  • 李起洪;皮昇浩;金一道 - 爱思开海力士有限公司
  • 2013-05-03 - 2018-01-19 - H01L27/115
  • 一种半导体器件,包括层叠在衬底上的至少一个第一导电层,所述衬底中限定了单元区和接触区;穿通所述第一导电层的至少一个第一狭缝;层叠在所述第一导电层上的第二导电层;第二狭缝,所述第二狭缝穿通所述第一导电层和所述第二导电层且与所述第一狭缝的一侧连接;以及第三狭缝,所述第三狭缝穿通所述第一导电层和所述第二导电层且与所述第一狭缝的另一侧连接。
  • 防止电荷丢失的存储器单元-201280072831.9
  • C-S.何;R.维拉维勒兹;X.P.曹 - 惠普发展公司;有限责任合伙企业
  • 2012-10-31 - 2017-11-14 - H01L27/115
  • 一种存储器单元包括基板、第一电介质层、浮置栅极、第二电介质层以及控制栅极。基板包括位于漏极区与源极区之间的沟道区。第一电介质层位于沟道区上面且浮置栅极通过第一电介质层而被电容耦合到沟道区。第二电介质层位于浮置栅极上面且控制栅极通过第二电介质层而被电容耦合到浮置栅极。电介质氮化物层位于浮置栅极与第二电介质层之间以防止从浮置栅极到第二电介质层的电荷丢失。
  • 集成电路及操作具有非挥发性存储器的集成电路的方法-201410098111.0
  • 瑞卡多·帕罗·米卡诺;S·弗莱克豪斯基 - 格罗方德半导体公司
  • 2014-03-17 - 2017-04-12 - H01L27/115
  • 本发明涉及一种集成电路及操作具有非挥发性存储器的集成电路的方法,其中,提供集成电路及用于制造集成电路的方法。在示范具体实施例中,集成电路包含掺杂第一导电性决定杂质的半导体基板。该半导体基板中已形成第一阱,掺杂与该第一导电性决定杂质不同的第二导电性决定杂质;第二阱,形成于该第一阱内以及掺杂该第一导电性决定杂质;以及第三阱,与该第一及该第二阱隔开以及掺杂该第一导电性决定杂质。该集成电路进一步包括浮动栅极结构,形成于该半导体基板上方。该浮动栅极结构包括第一栅极组件,配置于该第二阱上方以及用介电层与该第二阱分离;第二栅极组件,配置于该第三阱上方以及用该介电层与该第三阱分离;以及传导连接件。
  • 具有增强的接触区的三维集成电路装置-201410089696.X
  • 胡志玮;叶腾豪 - 旺宏电子股份有限公司
  • 2014-03-12 - 2017-04-12 - H01L27/115
  • 本发明公开了一种具有增强的接触区的三维集成电路装置,该装置包括具有一凹槽的一基板,凹槽具有一底部及多侧,且从基板的上表面延伸进入基板中。这些侧包括彼此横向被配置的第一侧与第二侧。一叠层体包括交替叠层的有源层及绝缘层覆盖在基板的表面与凹槽上面。至少某些有源层具有一上部及下部,其分别沿着在上表面及底部上面并平行于上表面及底部之上及下平面延伸。有源层具有第一与第二朝上延伸部,其沿着第一侧与第二侧被设置以从它们所属的有源层的下部延伸。导电条与这些有源层的第二朝上延伸部邻接。导电条可包括在第二朝上延伸部的侧上的侧壁间隙壁,导电条通过层间导体连接至覆盖的导体。
  • 电阻式存储器装置-201380050346.6
  • 杜赖·维沙克·尼马尔·拉马斯瓦米;毕磊;贝丝·R·曲克;戴尔·W·柯林斯 - 美光科技公司
  • 2013-08-29 - 2017-03-15 - H01L27/115
  • 本发明涉及可包含电阻式存储器单元的电子设备、系统及方法,所述电阻式存储器单元具有作为两个电极之间的可操作可变电阻区域的结构,及安置于电介质与所述两个电极中的一者之间的区域中的金属障壁。所述金属障壁可具有结构及材料组合物以在所述电阻式存储器单元的编程或擦除操作期间提供高于第一阈值的氧扩散率,且在所述电阻式存储器单元的保留状态期间提供低于第二阈值的氧扩散率。本发明揭示额外的设备、系统及方法。
  • 切换装置结构及方法-201380023984.9
  • 古尔特杰·S·桑胡 - 美光科技公司
  • 2013-05-07 - 2017-03-08 - H01L27/115
  • 本发明描述切换装置结构及方法。切换装置可包含包括形成于第一电极与第二电极之间的材料的竖直堆叠。所述切换装置可进一步包含第三电极,所述第三电极耦合到所述竖直堆叠且经配置以接收施加到第三电极的电压以控制在所述第一电极与所述第二电极之间的所述材料中的导电路径的形成状态,其中所述导电路径的所述形成状态可在接通状态与关断状态之间切换。
  • 非易失性半导体存储装置-201310018792.0
  • 井上亚矢子;津村和宏 - 精工半导体有限公司
  • 2013-01-18 - 2017-03-01 - H01L27/115
  • 非易失性半导体存储装置。本发明的目的是提供一种能够提高写入特性的P沟道型非易失性半导体存储装置。本发明的P沟道型非易失性半导体存储装置是在控制栅连接电阻元件而形成的。利用与控制栅连接的电阻元件的延迟效应使控制栅电位上升,以抵消通过写入而注入的热电子引起的浮栅下降。由此,能够防止在写入时与DAHE的产生量下降有关的夹断点‑漏间的电场变弱,能够提高写入特性。
  • 半导体器件及其制造方法-201210234992.5
  • 李起洪;皮昇浩;张祯允 - 爱思开海力士有限公司
  • 2012-07-09 - 2017-03-01 - H01L27/115
  • 本发明公开了一种半导体器件,所述半导体器件包括每个被配置成包括沟道对的存储块,每个所述沟道包括形成在所述存储块的管道栅中的管道沟道,以及与所述管道沟道相耦接的漏侧沟道和源侧沟道;第一缝隙,所述第一缝隙位于与其它的存储块相邻的存储块之间;以及第二缝隙,所述第二缝隙位于每个沟道对的源侧沟道和漏侧沟道之间。
  • 间层多晶硅电介质帽和形成该间层多晶硅电介质帽的方法-201280054973.2
  • 马修·S·罗杰斯;克劳斯·许格拉夫 - 应用材料公司
  • 2012-11-07 - 2017-02-15 - H01L27/115
  • 在某些实施例中,间层多晶硅电介质帽设置在基板的顶上,所述基板具有第一浮置栅极、第二浮置栅极和设置在第一浮置栅极与第二浮置栅极之间的绝缘层,所述间层多晶硅电介质帽可包括第一含氮层,设置在第一浮置栅极和第二浮置栅极的上部和侧壁的顶上;第一含氧层,设置在绝缘层的上表面和第一含氮层的顶上;第二含氮层,设置在第一含氧层的上部和侧壁的顶上;和第二含氧层,设置在第一含氧层的上表面和第二含氮层的顶上。
  • 具有多个层叠的半导体设备及方法-201280028890.6
  • 丹沢彻 - 美光科技公司
  • 2012-04-27 - 2017-02-15 - H01L27/115
  • 本发明揭示设备及方法,包含一种设备,所述设备包含第一半导体材料的若干个层叠,每一层叠包含至少一个存储器单元的至少一个存取线及至少一个外围晶体管的至少一个源极、沟道及/或漏极,所述至少一个外围晶体管例如为在存取线解码器电路或数据线多路复用电路中使用的外围晶体管。所述设备还可包含延伸穿过所述第一半导体材料的所述层叠的第二半导体材料的若干个柱,每一柱包含所述存储器单元中的至少一者的源极、沟道及/或漏极或者所述外围晶体管中的至少一者的栅极。还连同其它实施例一起描述了形成此设备的方法。
  • 非易失性存储器单元阵列-201180057866.0
  • 刘峻 - 美光科技公司
  • 2011-11-03 - 2017-02-15 - H01L27/115
  • 本发明揭示一种每单位单元包含五个存储器单元的非易失性存储器单元阵列。本发明还揭示一种包含五个存储器单元的经垂直堆叠的非易失性存储器单元层阵列,所述五个存储器单元占据所述层中的个别层内的4F的连续水平面积。本发明还揭示一种包括多个单位单元的非易失性存储器单元阵列,所述多个单位单元个别地包括可编程材料的三个竖直区,所述三个竖直区包括所述单位单元的至少三个不同存储器单元的所述可编程材料。本发明还揭示一种包含连续体积的经垂直堆叠的非易失性存储器单元层阵列,所述连续体积具有多个经垂直定向的存储器单元与多个经水平定向的存储器单元的组合。本发明揭示其它实施例及方面。
  • FLASH器件及其制造方法-201310100318.2
  • 朱慧珑 - 中国科学院微电子研究所
  • 2013-03-26 - 2017-02-08 - H01L27/115
  • 公开了一种FLASH器件及其制造方法,该半导体器件包括半导体衬底;半导体衬底中的阱区;位于阱区上的夹层结构,该夹层结构包括背栅导体、位于背栅导体两侧的半导体鳍片、以及将背栅导体与半导体鳍片分别隔开的各自的背栅电介质,其中阱区作为背栅导体的导电路径的一部分;与半导体鳍片相交的前栅堆叠,该前栅堆叠包括依次设置的浮栅电介质、浮栅导体、控制栅电介质和控制栅导体,并且浮栅电介质将浮栅导体和半导体鳍片隔开;位于背栅导体上方以及半导体鳍片上方的绝缘帽盖,并且绝缘帽盖将背栅导体与控制栅导体隔开;以及与半导体鳍片提供的沟道区相连的源区和漏区。该半导体器件可以实现高集成度和低功耗。
  • 一种U形沟道的半导体器件及其制造方法-201310119651.8
  • 刘伟;刘磊;王鹏飞;龚轶 - 苏州东微半导体有限公司
  • 2013-04-09 - 2017-02-01 - H01L27/115
  • 本发明属于半导体存储器技术领域,具体涉及一种U形沟道的半导体器件,包括至少一个半导体衬底、一个源区、一个漏区、一个浮栅、一个控制栅、一个U形沟道区以及一个用于连接所述浮栅与所述漏区的栅控p‑n结二极管。本发明所提出的U形沟道的半导体器件用浮栅存储信息,并通过所述栅控p‑n结二极管对浮栅进行充电或放电,具有单元面积小、芯片密度高、对数据进行存储时操作电压低、数据保持能力强等优点。
  • 采用半导体纳米颗粒的非易失性存储器件-201310456100.0
  • 程慷果;R·H·德纳尔德;H·杰加纳森;A·卡基菲鲁兹;T·H·宁;G·G·沙希迪 - 国际商业机器公司
  • 2013-09-29 - 2017-01-18 - H01L27/115
  • 本发明涉及采用半导体纳米颗粒的非易失性存储器件。在衬底的第一绝缘体层的顶面上沉积半导体纳米颗粒。在所述半导体纳米颗粒和所述第一绝缘体层之上沉积第二绝缘体层。然后将半导体层接合到所述第二绝缘体层以提供包括掩埋绝缘体层的绝缘体上半导体衬底,所述掩埋绝缘体层包括所述第一和第二绝缘体层以及嵌入其中的半导体纳米颗粒。在所述掩埋绝缘体层下方形成背栅电极,并且形成浅沟槽隔离结构以隔离所述背栅电极。采用相同的处理步骤在存储器件区域和逻辑器件区域中形成场效应晶体管。嵌入的纳米颗粒可用作非易失性存储器件的电荷存储器元件,其中在写入和擦除期间载流子隧穿通过所述第二绝缘体层而进入或离开所述半导体纳米颗粒。
  • 3DNAND存储器装置及其操作方法-201310409202.7
  • 施彦豪;萧逸璿 - 旺宏电子股份有限公司
  • 2013-09-10 - 2017-01-11 - H01L27/115
  • 本发明公开了一种半导体装置及其操作方法,该半导体装置包含多个有源位条状物,在该多个有源位条状物中,一端处连接耦合到一接垫,在另一端处通过一导线而相连。该装置包含多个存储单元相交于多个有源位条状物与多个字线上。该装置包含多个位串选择结构,该多个位串选择结构指位于该多个有源位条状物的多个侧栅极而这些侧栅极被配置成一交错状。该装置包含控制电路,该控制电路被配置以通过施加一接通电压到两个相邻且交错的位串选择结构而接通一特定有源位条状物,并且该控制电路被配置以通过施加一关断偏压到至少一个相邻且交错的位串选择结构而关断第二个有源位条状物。该关断偏压施加到该至少一相邻且交错位串选择结构可以是一接地电压、一非负电压、一浮动状态。
  • 存储器单元阵列及其形成方法和驱动方法-201410353747.5
  • 于涛 - 上海华虹宏力半导体制造有限公司
  • 2014-07-23 - 2017-01-11 - H01L27/115
  • 一种存储器单元阵列及其形成方法和驱动方法,所述存储器单元阵列包括:半导体衬底,包括:第一有源区、第二有源区、隔离结构;第一有源区上的存储器单元包括:第一存储单元、第二存储单元、第一存储单元和第二存储单元之间的选择栅、位于第二存储单元一侧的第二有源区内的源极、位于第一存储单元另一侧的第一有源区内的漏极;平行排列的位线,同一个第一有源区上的存储器单元的漏极与同一位线连接;平行排列的第一控制线、第二控制线和字线,同一行的第一存储单元与同一根第一控制线连接,同一行的第二存储单元与同一根第二控制线连接,同一行的选择栅与同一根字线连接。所述存储器单元阵列可以降低读取操作时的能耗,提高读取效率。
  • 制造存储器单元法、制造存储器单元装置法和存储器单元-201310463189.3
  • C.布克塔尔;J.鲍尔;岑柏湛;M.施蒂夫廷格 - 英飞凌科技股份有限公司
  • 2013-10-08 - 2017-01-11 - H01L27/115
  • 本发明涉及制造存储器单元的方法、制造存储器单元装置的方法以及存储器单元。一种用于制造根据各种实施例的存储器单元的方法可以包括:在衬底上形成至少一个电荷储存存储器单元结构,电荷储存存储器单元结构具有第一侧墙和与第一侧墙相对的第二侧墙;在衬底和电荷储存存储器单元结构上形成导电层;对导电层进行图案化以在电荷储存存储器单元结构的第一侧墙处形成间隔壁并且在第二侧墙处形成阻挡结构;注入第一掺杂物原子以在靠近间隔壁的衬底中形成第一掺杂区,其中第一掺杂物原子被阻挡结构阻挡;在注入第一掺杂物原子之后去除阻挡结构;注入第二掺杂物原子以在靠近电荷储存存储器单元结构的第二侧墙的衬底中形成第二掺杂区。
  • 改善存储器装置中记忆体单元和高压器件漏电的方法-201610885991.5
  • 于涛 - 上海华虹宏力半导体制造有限公司
  • 2016-10-10 - 2017-01-04 - H01L27/115
  • 本发明提供了一种改善存储器装置中记忆体单元和高压器件漏电的方法,包括:第一步骤:形成栅极结构,其中栅极结构包括低压器件栅极结构、高压器件栅极结构、以及记忆体单元栅极结构;第二步骤:在低压器件栅极结构的侧部、高压器件栅极结构的侧部、以及记忆体单元栅极结构的侧部分别形成第一道栅极隔离侧墙;第三步骤:涂覆光刻胶层,并且对光刻胶层进行光刻以暴露出低压器件栅极结构;第四步骤:利用光刻后的光刻胶层,去除低压器件栅极结构侧部的第一道栅极隔离侧墙;第五步骤:去除光刻胶层;第六步骤:在所述低压器件栅极结构的侧部、所述高压器件栅极结构的侧部、以及所述记忆体单元栅极结构的侧部分别进一步形成第二道栅极隔离侧墙。
  • SONOS闪存存储器的制造方法-201610822409.0
  • 李伟峰;王雷;张可钢 - 上海华虹宏力半导体制造有限公司
  • 2016-09-13 - 2017-01-04 - H01L27/115
  • 本发明公开了一种SONOS闪存存储器的制造方法,其包括如下工艺步骤:在衬底上生长选择管栅氧化层,然后淀积选择管多晶硅;刻蚀选择管多晶硅形成多对选择管多晶硅栅;在同一对选择管多晶硅栅之间的硅衬底上进行选择管接触孔轻掺杂注入;形成选择管多晶硅栅侧墙;在同一对选择管多晶硅栅的侧墙之间进行选择管接触孔重掺杂注入;在硅片上依次淀积ONO层及第一氧化层;刻蚀去除不在同一对选择管多晶硅栅侧墙之间的第一氧化层;生长第二氧化层并淀积存储管多晶硅;刻蚀存储管多晶硅在两对选择管多晶硅栅之间形成一对存储管多晶硅栅。本发明的SONOS闪存存储器的制造方法,能减小SONOS闪存存储器的存储阵列的面积,并且制造工艺简单。
  • 半导体存储装置以及半导体存储元件-201210367235.5
  • 小林直人;津村和宏 - 精工半导体有限公司
  • 2012-09-28 - 2016-12-21 - H01L27/115
  • 本发明提供一种非易失性半导体装置,该半导体装置不使元件的面积增大且即便不对控制栅电压进行控制也能以低电压大幅地增加写入量,另外,还能稳定地进行充分的写入。本发明的半导体存储元件,通过漏极雪崩热电子来进行写入,是一种MOS晶体管,其具有形成在第一导电型的半导体衬底上的第二导电型的第一半导体层;在上述第一半导体层上隔着绝缘膜而设置的浮动栅;形成在上述浮动栅下部的上述第一半导体层的表面的沟道区域;以及,以与上述沟道区域接触的方式设置在上述第一半导体层上的第一导电型的源区域及漏区域,上述沟道区域具有两种以上的载流子浓度分布。
  • 高级金属‑氮化物‑氧化物‑硅多次可编程存储器-201580022698.X
  • X·李;Z·王;D·W·佩里 - 高通股份有限公司
  • 2015-05-14 - 2016-12-21 - H01L27/115
  • 提供了一种高级金属‑氮化物‑氧化物‑硅(MNOS)多次可编程(MTP)存储器。在一示例中,一种装置包括双场效应晶体管(2T场FET)金属‑氮化物‑氧化物‑硅(MNOS)MTP存储器。该2T场FET MNOS MTP存储器可包括层间电介质(ILD)氧化物区,该ILD氧化物区形成在阱上并将第一晶体管和第二晶体管的对应栅极与该阱分开。控制栅极位于第一晶体管与第二晶体管的对应栅极之间,并且硅‑氮化物‑氧化物(SiN)区位于控制栅极的金属部分与ILD氧化物区的一部分之间。
  • 半导体器件及其制造方法-201610365474.5
  • 朴相真;高绮亨;权奇相;白在职;尹普彦;高镛璇 - 三星电子株式会社
  • 2016-05-27 - 2016-12-07 - H01L27/115
  • 本公开提供了半导体器件及其制造方法。第一导电类型的鳍式场效应晶体管器件可以包括具有第一蚀刻速率的第一材料的第一嵌入的源极/漏极。第一嵌入的源极/漏极可以每个包括具有凹陷部分和相对于凹陷部分的外凸起部分的上表面。第二导电类型的鳍式场效应晶体管器件可以包括具有第二蚀刻速率的第二材料的第二嵌入的源极/漏极,该第二蚀刻速率大于第一蚀刻速率。第二嵌入的源极/漏极可以每个包括处于与第一导电类型的鳍式场效应晶体管器件的外凸起部分不同的水平的上表面。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top