[发明专利]碳化硅半导体装置及其制造方法

摘要

与相邻的p型保护环(21)彼此的间隔对应地设定p型保护环(21)的宽度，使得p型保护环(21)彼此的间隔越大则宽度越大。另外，使框状部(32)的宽度基本上与p型深层(5)的宽度相等，并使框状部(32)彼此的间隔与p型深层(5)彼此的间隔相等。由此，能够在单元部、连接部以及保护环部减小每单位面积的沟槽(5a、21a、30a)的形成面积的差。因此，在形成p型层(50)时，进入每单位面积的沟槽(5a、21a、30a)内的p型层(50)的量的差也变小，能够使p型层(50)的厚度均匀化。

主权项

1.一种碳化硅半导体装置，具有单元部和外周部，该外周部包含将所述单元部的外周包围的保护环部以及位于该保护环部与所述单元部之间的连接部，该半导体装置的特征在于，具有第一或第二导电型的基板(1、101)、以及形成在所述基板的表面侧且与所述基板相比杂质浓度低的第一导电型的漂移层(2、102)，在所述单元部或所述单元部及所述连接部，具备第二导电型层(5、31、103)，该第二导电型层(5、31、103)配置在呈条状地形成于所述漂移层中的多个线状的第一沟槽(5a、30a、103a)内、且由第二导电型的外延膜构成，在所述单元部，具有：与所述第二导电型层电连接的第一电极(9、106)；以及在所述基板的背面侧形成的第二电极(11、107)，具备在所述第一电极与所述第二电极之间流通电流的纵型的半导体元件，在所述保护环部或所述保护环部及所述连接部，具备第二导电型环(21、32、104、105)，该第二导电型环(21、32、104、105)配置在从所述漂移层的表面形成并且将所述单元部包围的多个呈框形状的线状的第二沟槽(21a、30a、104a、105a)内、且由第二导电型的外延膜构成，所述第二导电型环中的位于外周侧的至少一部分成为保护环(21、104)，所述保护环随着从内周侧朝向外周侧而宽度增大，并且该保护环彼此的间隔与所述宽度对应地增大。