[发明专利]半导体结构及其制造方法有效
| 申请号： | 201711422966.4 | 申请日： | 2017-12-25 |
| 公开（公告）号： | CN109962018B | 公开（公告）日： | 2022-05-13 |
| 发明（设计）人： | 周飞 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路新技术研发(上海)有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 高磊;吴敏 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体结构及其制造方法，所述制造方法包括：提供基底，所述基底部分表面上具有伪栅，所述伪栅两侧的基底内具有源漏掺杂区，且所述基底表面还形成有介质层，所述介质层覆盖伪栅侧壁；在所述源漏掺杂区上形成贯穿所述介质层厚度的凹槽；形成填充满凹槽的牺牲层；在形成牺牲层之后，去除伪栅，形成开口；在开口底部形成栅介质层；在栅介质层表面形成填充满开口的金属栅；去除牺牲层，形成通孔，所述通孔露出所述源漏掺杂区表面；形成填充满通孔的导电层。本发明能够防止栅介质层内陷阱电荷累积，从而增强栅介质层的抗击穿能力，改善半导体结构的电学性能。 | ||
| 搜索关键词： | 半导体 结构 及其 制造 方法 | ||
【主权项】：
1.一种半导体结构的制造方法，其特征在于，包括：提供基底，所述基底部分表面上具有伪栅，所述伪栅两侧的所述基底内具有源漏掺杂区，且所述基底表面还形成有介质层，所述介质层覆盖所述伪栅侧壁；在所述源漏掺杂区上形成贯穿所述介质层厚度的凹槽；形成填充满所述凹槽的牺牲层；在形成所述牺牲层之后，去除所述伪栅，形成开口；在所述开口底部形成栅介质层；在所述栅介质层表面形成填充满所述开口的金属栅；去除所述牺牲层，形成通孔，所述通孔露出所述源漏掺杂区表面；形成填充满所述通孔的导电层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路新技术研发(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路新技术研发(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711422966.4/，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件及其形成方法
- 下一篇：一种扇出型晶圆级封装结构及方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
