[发明专利]半导体结构及其制造方法

权利要求书

1.一种半导体结构的制造方法，其特征在于，包括：

提供基底，所述基底部分表面上具有伪栅，所述伪栅两侧的所述基底内具有源漏掺杂区，且所述基底表面还形成有介质层，所述介质层覆盖所述伪栅侧壁；

在所述源漏掺杂区上形成贯穿所述介质层厚度的凹槽；

形成填充满所述凹槽的牺牲层；

在形成所述牺牲层之后，去除所述伪栅，形成开口；

在所述开口底部形成栅介质层；

在所述栅介质层表面形成填充满所述开口的金属栅；

形成金属栅后，去除所述牺牲层，形成通孔，所述通孔露出所述源漏掺杂区表面；

形成填充满所述通孔的导电层；

在去除所述伪栅前，刻蚀去除部分厚度的所述牺牲层；在剩余所述牺牲层顶部形成覆盖层；

所述伪栅顶部具有掩膜层；在形成所述覆盖层后且在去除所述伪栅前，去除所述掩膜层。

2.如权利要求1所述的半导体结构的制造方法，其特征在于，所述牺牲层的材料为非晶硅、非晶锗或无定形碳。

3.如权利要求1所述的半导体结构的制造方法，其特征在于，采用干法刻蚀工艺去除所述牺牲层。

4.如权利要求3所述的半导体结构的制造方法，其特征在于，所述干法刻蚀工艺的工艺参数包括：刻蚀气体包括氢溴酸及氦气，其中，氢溴酸的气体流量为150sccm至500sccm，氦气的气体流量为100sccm至400sccm，腔室压强为3mTorr至10mTorr。

5.如权利要求1所述的半导体结构的制造方法，其特征在于，所述覆盖层的材料为氧化硅或氮氧化硅。

6.如权利要求1所述的半导体结构的制造方法，其特征在于，所述覆盖层的厚度为15nm～50nm。

7.如权利要求1所述的半导体结构的制造方法，其特征在于，在形成所述金属栅后，采用干法刻蚀工艺去除所述覆盖层。

8.如权利要求1所述的半导体结构的制造方法，其特征在于，所述覆盖层的材料与所述介质层的材料相同，在刻蚀去除部分厚度的所述牺牲层前，所述制造方法还包括：刻蚀去除部分厚度的所述介质层；在剩余所述介质层顶部形成保护层，且所述保护层的材料与所述覆盖层的材料不同。

9.如权利要求8所述的半导体结构的制造方法，其特征在于，所述保护层的厚度为15nm～30nm。

10.如权利要求8所述的半导体结构的制造方法，其特征在于，所述保护层的材料为氮化硅、碳化硅或氮化硼。

11.如权利要求8所述的半导体结构的制造方法，其特征在于，所述掩膜层的材料为氮化硅、氮氧化硅、碳化硅或氮化硼。

12.如权利要求8所述的半导体结构的制造方法，其特征在于，所述保护层的材料为氮化硅，所述掩膜层的材料为氮化硅，且所述保护层材料的介电常数低于所述掩膜层材料的介电常数。

13.如权利要求12所述的半导体结构的制造方法，其特征在于，去除所述掩膜层的工艺对所述掩膜层与所述保护层的刻蚀选择比的范围为35～80。

14.一种采用权利要求1至13任一项所述的半导体结构的制造方法所形成的半导体结构，其特征在于，包括：

基底，所述基底上具有介质层，所述介质层上具有贯穿所述介质层厚度的开口；

填充满所述开口的伪栅；所述伪栅的顶部具有掩膜层；

位于所述开口两侧的所述基底内的源漏掺杂区；

位于所述介质层内且贯穿所述介质层厚度的牺牲层，所述牺牲层位于所述源漏掺杂区上。

15.如权利要求14所述的半导体结构，其特征在于，所述牺牲层的材料为非晶硅、非晶锗或无定形碳。