[发明专利]半导体装置的制造方法在审
| 申请号： | 201711294959.0 | 申请日： | 2017-12-08 |
| 公开（公告）号： | CN108807182A | 公开（公告）日： | 2018-11-13 |
| 发明（设计）人： | 黄明杰;章勋明;陈嘉仁;张铭庆;古淑瑗;黄泰钧;王俊尧;李资良;徐志安 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 隆天知识产权代理有限公司 72003 | 代理人： | 冯志云;张福根 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 半导体装置的制造方法包含在第一鳍片上方形成金属栅极结构，金属栅极结构被第一介电材料环绕，以及在第一介电材料上方形成盖层，金属栅极结构与盖层之间的蚀刻选择性超过预定的临界值。半导体装置的制造方法也包含在第一鳍片和第一介电材料上方形成图案化的硬掩模层，其中图案化的硬掩模层的开口将金属栅极结构的一部分和盖层的一部分暴露出来。半导体装置的制造方法还包含移除由图案化的硬掩模层的开口暴露出的金属栅极结构的一部分。 | ||
| 搜索关键词： | 金属栅极结构 半导体装置 介电材料 硬掩模层 图案化 盖层 制造 鳍片 开口 蚀刻选择性 暴露 移除 环绕 | ||
【主权项】：
1.一种半导体装置的制造方法，包括：形成一第一介电材料于一虚设栅极结构周围；用一金属栅极结构置换该虚设栅极结构；在该第一介电材料的一上表面上方形成一掩模层，其中该掩模层的一蚀刻速率比该金属栅极结构的一蚀刻速率慢；在该金属栅极结构和该掩模层上方形成一图案化的硬掩模层，其中该图案化的硬掩模层将该金属栅极结构的一部分和该掩模层的至少一部分暴露出来；移除由该图案化的硬掩模层暴露出的该金属栅极结构的该部分，藉此在该金属栅极结构中形成一开口；以及以一第二介电材料填充该开口。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711294959.0/，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置及其制造方法
- 下一篇：一种MOS器件的制作方法及器件
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
