[发明专利]NAND存储器及其制备方法有效

专利信息
申请号: 201710716640.6 申请日: 2017-08-21
公开(公告)号: CN107731828B 公开(公告)日: 2019-01-01
发明(设计)人: 胡禺石;吕震宇;陈俊;朱继锋;陶谦;杨士宁;杨伟毅 申请(专利权)人: 长江存储科技有限责任公司
主分类号: H01L27/11524 分类号: H01L27/11524;H01L27/11551;H01L27/11563;H01L27/1157;H01L27/11529
代理公司: 北京辰权知识产权代理有限公司 11619 代理人: 刘广达
地址: 430074 湖北省武汉市洪山区东*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种NAND存储器及其制备方法,包括:多个NAND串和形成在上述多个NAND串上的一个单晶硅层,所述单晶硅层与所述多个NAND串接触连接;其中,每个所述NAND串包括:多个导体/绝缘体叠层;一个在竖直方向延伸并穿过所述多个导体/绝缘体叠层的半导体通道;一个形成在所述多个导体/绝缘体叠层和所述半导体通道之间的隧道层;和一个形成在所述隧道层和多个导体/绝缘体叠层之间的存储单元层。本发明通过将阵列器件和外围器件的制作分开,能够避免两个器件制造时互相影响对方的制作过程,因此解决了现有技术中后面的层的制作受前面的层制作后温度限制的问题,从而获得了良好的外围器件性能。另外由于阵列器件叠加在外围器件之上,实现了高器件密度。
搜索关键词: nand 存储器 及其 制备 方法
【主权项】:
1.一种NAND存储器,包括:多个NAND串,每个所述NAND串包括:多个导体/绝缘体叠层;一个在竖直方向延伸并穿过所述多个导体/绝缘体叠层的半导体通道;一个形成在所述多个导体/绝缘体叠层和所述半导体通道之间的隧道层;以及一个形成在所述隧道层和多个导体/绝缘体叠层之间的存储单元层;形成在上述多个NAND串上方的一个单晶硅层,所述单晶硅层与所述多个NAND串接触连接;一个外围器件,形成在所述多个NAND串下;形成在所述多个NAND串下方的一个第一互联层,形成在所述单晶硅层上方的一个第二互联层,以及形成在所述外围器件上方的第三互联层,所述多个NAND串和所述外围器件通过所述第一互联层和所述第三互联层结合;贯穿阵列触点,竖直穿过所述多个导体/绝缘体叠层和所述单晶硅层,连接所述第一互联层和所述第二互联层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710716640.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top