[发明专利]瞬态电压抑制器及其制作方法

摘要

本发明涉及一种瞬态电压抑制器及其制作方法。所述瞬态电压抑制器包括N型衬底、形成于所述N型衬底上的N型外延层、形成于所述N型外延层表面的P阱、形成于所述P阱上间隔设置的第一沟槽与第二沟槽、形成于所述第一沟槽与所述第二沟槽内的N型掺杂区域及N型多晶硅、形成于所述第一沟槽中的N型多晶硅上的第一输入电极、形成于所述第二沟槽中的N型多晶硅上的第二输入电极、及形成于所述第一沟槽与所述第二沟槽之间的P阱上的输出电极，所述P阱与第一沟槽中的N型掺杂区域及所述N型多晶硅构成第一齐纳二极管，所述P阱与第二沟槽中的N型掺杂区域及所述N型多晶硅构成第二齐纳二极管。

主权项

1.一种瞬态电压抑制器，其特征在于：所述瞬态电压抑制器包括N型衬底、形成于所述N型衬底上的N型外延层、形成于所述N型外延层表面的P阱、形成于所述P阱上间隔设置的第一沟槽与第二沟槽、形成于所述第一沟槽与所述第二沟槽内的N型掺杂区域及N型多晶硅、形成于所述第一沟槽中的N型多晶硅上的第一输入电极、形成于所述第二沟槽中的N型多晶硅上的第二输入电极、及形成于所述第一沟槽与所述第二沟槽之间的P阱上的输出电极，所述P阱与第一沟槽中的N型掺杂区域及所述N型多晶硅构成第一齐纳二极管，所述P阱与第二沟槽中的N型掺杂区域及所述N型多晶硅构成第二齐纳二极管；所述N型掺杂区域均匀形成于所述第一沟槽与所述第二沟槽表面，所述第一沟槽中的所述N型掺杂区域夹于所述第一沟槽与其内的所述N型多晶硅之间，所述第二沟槽中的所述N型掺杂区域夹于所述第二沟槽与其内的所述N型多晶硅之间；其中，通过进行N型热扩散，使得所述第一沟槽与所述第二沟槽表面形成所述N型掺杂区域。