[发明专利]一种处理器、神经网络单元及其运作方法有效
| 申请号： | 201610864054.1 | 申请日： | 2016-09-29 |
| 公开（公告）号： | CN106528047B | 公开（公告）日： | 2019-04-09 |
| 发明（设计）人： | G·葛兰·亨利;泰瑞·派克斯 | 申请（专利权）人： | 上海兆芯集成电路有限公司 |
| 主分类号： | G06F7/575 | 分类号： | G06F7/575;G06N3/063 |
| 代理公司： | 北京汇泽知识产权代理有限公司 11228 | 代理人： | 亓赢 |
| 地址： | 201203 上海市浦东新*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种神经网络单元，包括一个指定第一与第二动作的可程序化指针、第一存储器、第二存储器、多个神经处理单元与多个启动单元。各个神经处理单元包括一累加器与一算术单元。算术单元对多对由第一与第二存储器接收的第一与第二操作数执行一系列乘法运算，并对所产生的一系列乘积执行一系列加法运算以累加出一累加值储存于累加器。启动单元对此累加值执行启动函数以产生结果。当指针指定第一动作，神经网络单元将启动单元产生的结果写入第一存储器。当指针指定第二动作，神经网络单元将累加器内的累加值写入第一存储器。 | ||
| 搜索关键词： | 选择性 启动 函数 输出 累加器 回神 存储器 神经 处理 单元 | ||
【主权项】：
1.一种神经网络单元，其特征在于，包括：控制缓存器，装载一个可程序化的指标，指定第一与第二动作；一第一存储器，装载第一操作数；一第二存储器，装载第二操作数；多个神经处理单元(NPU)，各该神经处理单元包括：一累加器；以及一算术单元，对多对由该第一与第二存储器接收的该第一与第二操作数执行一系列乘法运算，以产生一系列乘积，该算术单元并对该系列乘积执行一系列加法运算以累加出一累加值于该累加器内；以及多个启动单元，对该累加器内的该累加值执行启动函数以产生结果；当该指标指定该第一动作，该神经网络单元将该多个启动单元产生的该结果写入该第一存储器；当该指标指定该第二动作，该神经网络单元将该累加器内的该累加值写入该第一存储器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海兆芯集成电路有限公司，未经上海兆芯集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610864054.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 定序算术运算操作的方法和装置-201611048547.4
- V·马娜哈拉拉扎 - 阿尔特拉公司
- 2016-10-10 - 2019-06-04 - G06F7/575
- 本申请公开定序算术运算操作的方法和装置。一种集成电路，可以包括专用处理模块，该专用处理模块可配置为操作为可以在第一模式中执行乘法以及乘法‑累加操作以及其他功能等的算术运算器。在第二模式中，定序器电路可以向专用处理模块提供数据信号和控制信号，使得专用处理模块操作为以给定顺序处理信号的信号处理器件。例如，定序器电路可以控制在专用处理模块的信号到达，以及专用处理模块中的可配置电路的配置。在某些实施方式中，定序器电路和专用处理模块可以实现有限脉冲响应(FIR)滤波器。
- 浮点到定点转换-201811131818.1
- V.马杜里;E.奥德-艾哈迈德-瓦尔;R.瓦伦丁;J.科巴尔;M.查尼 - 英特尔公司
- 2018-09-27 - 2019-04-12 - G06F7/575
- 描述了指令、其操作、和对指令的执行支持的实施例。在一些实施例中，处理器包括解码电路，其用于解码具有用于操作码的字段、打包数据源操作数标识符、和打包数据目的地操作数标识符的指令;以及执行电路，其用于执行经解码指令以将所标识的打包数据源操作数的最低有效打包数据元素位置的单精度浮点数据元素转换为定点表示、在所标识的打包数据目的地操作数的两个最低有效打包数据元素位置中将定点表示存储为32位整数和32位整数指数、以及将所标识的打包数据目的地操作数的所有剩余打包数据元素归零。
- 一种处理器、神经网络单元及其运作方法-201610864054.1
- G·葛兰·亨利;泰瑞·派克斯 - 上海兆芯集成电路有限公司
- 2016-09-29 - 2019-04-09 - G06F7/575
- 一种神经网络单元，包括一个指定第一与第二动作的可程序化指针、第一存储器、第二存储器、多个神经处理单元与多个启动单元。各个神经处理单元包括一累加器与一算术单元。算术单元对多对由第一与第二存储器接收的第一与第二操作数执行一系列乘法运算，并对所产生的一系列乘积执行一系列加法运算以累加出一累加值储存于累加器。启动单元对此累加值执行启动函数以产生结果。当指针指定第一动作，神经网络单元将启动单元产生的结果写入第一存储器。当指针指定第二动作，神经网络单元将累加器内的累加值写入第一存储器。
- 浮点到定点转换-201810247092.1
- 肯尼斯·罗威尔斯 - 畅想科技有限公司
- 2018-03-23 - 2018-11-06 - G06F7/575
- 本公开涉及浮点到定点转换。一种二进制逻辑电路，用于将数字从浮点格式转换为定点格式，浮点格式具指数E、指数偏差B、以及有效数，定点格式具有iw位的整数宽度和fw位的小数宽度，该电路包括：第一移位器，可操作以接收第一有效数输入，并被配置为将该输入左移位以生成第一输出；反转单元，被配置为反转指数的位值；第二移位器，耦合到反转单元，被配置为接收第二有效数输入，并被配置为将该输入右移位以生成第二输出；多路复用器，耦合到第一和第二移位器，被配置为：接收包括第一输出的连续位集合的第一输入以及包括第二输出的连续位集合的第二输入，在指数的最高有效位等于1时输出第一输入，并在指数的最高有效位等于0时输出第二输入。
- 超导单磁通量子处理器的算术逻辑单元运算方法和系统-201711330475.7
- 瞿佩瑶;唐光明;叶笑春;范东睿 - 中国科学院计算技术研究所
- 2017-12-13 - 2018-06-01 - G06F7/575
- 本发明涉及一种超导单磁通量子处理器的算术逻辑单元运算方法和系统，包括采用超导RSFQ技术克服了传统技术低速度高功耗的问题，同时该高速单磁通量子处理器中的算术逻辑单元采用16位串‑并结构的加法器进行运算处理，而串‑并体系结构比串行结构运算速度更快，比并行结构需要的硬件资源更少；发明在实现超高速度的同时也保证了超低功耗。在基于国内外RSFQ大规模集成电路工艺满足64位RSFQ微处理器核心部件的条件下，对64位RSFQ ALU进行逻辑设计，为将来设计超高速64位RSFQ微处理器以及计算机系统奠定基础。
- 实现基于硬件加速的非标准浮点数重建算法的方法和设备-201710434327.3
- 张笛儿 - 上海联影医疗科技有限公司
- 2017-06-09 - 2017-10-17 - G06F7/575
- 本公开涉及基于硬件加速处理浮点数的方法和设备，包括根据标准浮点数的位数来设置非标准浮点数的总位数；以及根据所述非标准浮点数的总位数来设置所述非标准浮点数的指数位的位数和小数位的位数，以使得指数位的位数和小数位的位数之和保持不变。进一步，本公开还涉及基于硬件加速来执行非标准浮点数的方法和设备。
- 一种神经网络加速器及其运算方法-201610183040.3
- 杜子东;郭崎;陈天石;陈云霁 - 中国科学院计算技术研究所
- 2016-03-28 - 2017-04-12 - G06F7/575
- 本发明适用于神经网络算法领域，提供了一种神经网络加速器及其运算方法，该神经网络加速器包括片内存储介质、片内地址索引模块、核心计算模块以及多ALU装置，片内存储介质，用于存储外部传来的数据或用于存储计算过程中产生的数据；片内数据索引模块，用于执行运算时根据输入的索引映射至正确的存储地址；核心计算模块用于执行神经网络运算；多ALU装置用于从核心计算模块或片内存储介质获取输入数据执行核心计算模块无法完成的非线性运算。本发明在神经网络加速器中引入多ALU设计，从而提升非线性运算的运算速度，使得神经网络加速器更加高效。
- 双指令多浮点操作数加/减运算控制器-201310681441.8
- 李克俭;蔡启仲;孙培燕;徐晓宇;王鸣桃 - 广西科技大学
- 2013-12-13 - 2017-01-04 - G06F7/575
- 一种双指令多浮点操作数加/减运算控制器，包括命令字及其多操作数写时序控制模块、操作数存储器、存储器读时序控制模块、存储器数据空标志控制器和运算与输出控制模块；该控制器应用FPGA设计硬连接控制电路，能够存储两条多浮点操作数加/减运算指令，其中，一条指令执行，另一条指令待执行；或一条指令执行，另一条指令写入；或一条指令写入，同时被读出执行；指令写入过程中，内部产生与系统WR同步的写时序脉冲序列，控制命令的写入和操作数的存储；命令执行过程中，内部产生与系统Clock同步的读时序脉冲序列，控制操作数的读出，自主完成所有的加/减运算，不受系统控制；系统能够读出每次运算的中间结果和运算的最终结果。
- 一种用于模乘和模平方的快速模约简算法电路-201310655820.X
- 雷绍充;马璐钖;魏晓彤 - 西安交通大学
- 2013-12-05 - 2016-11-23 - G06F7/575
- 本发明公开了一种用于模乘和模平方的快速模约简算法电路，该电路结构包括乘法或平方的部分积产生电路，2个m+1位的二输入与门阵列，m+1个两级CSA加法单元，m+2个FA全加器单元，以及m+3个扫描触发器。本发明针对m位大素数P可以采取从高位到低位约简的方法，可以在乘法和平方运算的同时对其结果进行约简，从而避免了对乘法和平方结果单独进行约简的过程，减少了模乘和模平方的时间；同时，省去了专门的模约简电路模块，降低了电路面积。
- 浮点数加法运算控制器-201520022229.5
- 王国章;党学立;王憨鹰 - 榆林学院
- 2015-01-13 - 2015-09-23 - G06F7/575
- 一种浮点数加法运算控制器，它具有：对浮点数加法运算控制器进行控制的FPGA电路；Flash电路，该电路与FPGA电路相连；通信电路，该电路与FPGA电路相连；PCI电路，该电路与FPGA电路相连，本实用新型采用PCI协议、DMA方式传输，节省运算时间，浮点数的一切运算采用硬件实现，硬件电路可配置、调试方便、具有电路简单、使用方便可推广使用。
- 浮点数减法运算控制器-201520023014.5
- 王国章;党学立;王憨鹰 - 榆林学院
- 2015-01-13 - 2015-08-05 - G06F7/575
- 一种浮点数减法运算控制器，它具有：对整机进行控制的FPGA电路；Flash电路，该电路与FPGA电路相连；通信电路，该电路与FPGA电路相连；PCI电路，该电路与FPGA电路相连，本实用新型采用PCI协议、DMA方式传输，节省运算时间，浮点数的一切运算采用硬件实现，硬件电路可配置、调试方便、具有电路简单、使用方便可推广使用。
- 浮点数加/减运算执行控制器-201320822620.4
- 蔡启仲;余玲;李克俭;张玲玲;王鸣桃 - 广西科技大学
- 2013-12-13 - 2014-07-30 - G06F7/575
- 一种浮点数加/减运算执行控制器，包括浮点操作数配置控制模块、浮点数加/减运算器、脉冲分配器、结果输出控制模块；该执行控制器应用FPGA设计硬连接控制电路，执行控制器被系统选中，启动脉冲分配器，在内部脉冲分配器的时序脉冲控制下自主完成参与运算的2个操作数的选择配置，运算结果的锁存，不需要系统对执行控制器的运算处理过程施加时序控制脉冲。该执行控制器能够执行2个操作数都来自系统数据总线的运算，也能够执行1个操作数是上次运算的结果，避免每条指令运算结束都需要将运算结果写回的过程，并且在浮点数加/减法运算的过程中，系统能够并行从执行控制器读出上次运算的结果，提高了系统执行浮点数加/减运算指令序列的速度。
- 双指令多浮点操作数加/减运算控制器-201320822475.X
- 李克俭;蔡启仲;孙培燕;徐晓宇;王鸣桃 - 广西科技大学
- 2013-12-13 - 2014-07-30 - G06F7/575
- 一种双指令多浮点操作数加/减运算控制器，包括命令字及其多操作数写时序控制模块、操作数存储器、存储器读时序控制模块、存储器数据空标志控制器和运算与输出控制模块；该控制器应用FPGA设计硬连接控制电路，能够存储两条多浮点操作数加/减运算指令，其中，一条指令执行，另一条指令待执行；或一条指令执行，另一条指令写入；或一条指令写入，同时被读出执行；指令写入过程中，内部产生与系统WR同步的写时序脉冲序列，控制命令的写入和操作数的存储；命令执行过程中，内部产生与系统Clock同步的读时序脉冲序列，控制操作数的读出，自主完成所有的加/减运算，不受系统控制；系统能够读出每次运算的中间结果和运算的最终结果。
- 多浮点操作数加/减运算控制器-201320832586.9
- 蔡启仲;柯宝中;李刚;邱盛成;李克俭 - 广西科技大学
- 2013-12-13 - 2014-07-02 - G06F7/575
- 一种多浮点操作数加/减运算控制器，包括命令字及操作数写时序控制模块、操作数存储器、操作数读时序控制模块、运算与输出控制模块；该控制器应用FPGA设计硬连接控制电路，控制器被系统选中，在系统第1个WR的作用下发出写时序脉冲，在该时序脉冲控制下写入指令的命令字和操作数，操作数存储在操作数存储器中；写入第1个操作数后，控制器发出读时序脉冲，在该时序脉冲控制下，自主完成指令所规定的运算；写操作数与读操作数进行运算的过程同步进行；最后1个操作数写入后，系统可转去处理其他指令程序；命令执行结束向系统发出信号，系统可以传输新的运算指令；控制器执行加/减运算命令过程中，系统可以读出中间结果和最终运算结果。
- 多浮点操作数加/减运算控制器-201310692203.7
- 蔡启仲;柯宝中;李刚;邱盛成;李克俭 - 广西科技大学
- 2013-12-13 - 2014-03-26 - G06F7/575
- 一种多浮点操作数加/减运算控制器，包括命令字及操作数写时序控制模块、操作数存储器、操作数读时序控制模块、运算与输出控制模块；该控制器应用FPGA设计硬连接控制电路，控制器被系统选中，在系统第一个WR的作用下发出写时序脉冲，在该时序脉冲控制下写入指令的命令字和操作数，操作数存储在操作数存储器中；写入第一个操作数后，控制器发出读时序脉冲，在该时序脉冲控制下，自主完成指令所规定的运算；写操作数与读操作数进行运算的过程同步进行；最后一个操作数写入后，系统可转去处理其他指令程序；命令执行结束向系统发出信号，系统可以传输新的运算指令；控制器执行加/减运算命令过程中，系统可以读出中间结果和最终运算结果。
- 浮点数加/减运算执行控制器-201310681509.2
- 蔡启仲;余玲;李克俭;张玲玲;王鸣桃 - 广西科技大学
- 2013-12-13 - 2014-03-19 - G06F7/575
- 一种浮点数加/减运算执行控制器，包括浮点操作数配置控制模块、浮点数加/减运算器、脉冲分配器、结果输出控制模块；该执行控制器应用FPGA设计硬连接控制电路，执行控制器被系统选中，启动脉冲分配器，在内部脉冲分配器的时序脉冲控制下自主完成参与运算的2个操作数的选择配置，运算结果的锁存，不需要系统对执行控制器的运算处理过程施加时序控制脉冲。该执行控制器能够执行2个操作数都来自系统数据总线的运算，也能够执行1个操作数是上次运算的结果，避免每条指令运算结束都需要将运算结果写回的过程，并且在浮点数加/减法运算的过程中，系统能够并行从执行控制器读出上次运算的结果，提高了系统执行浮点数加/减运算指令序列的速度。
- 基于可逆逻辑的4位阵列乘法器-201310653079.3
- 庞宇;林金朝;王骏超;李章勇;李国权;周前能;冉鹏 - 重庆邮电大学
- 2013-12-06 - 2014-03-12 - G06F7/575
- 发明公开了一种基于可逆逻辑的4位阵列乘法器，该乘法器由一个基于可逆逻辑的部分积产生模块与三个基于可逆逻辑的4位进位跳跃加法器分层级联而成，所述乘法器输入端口输入两组4位二进制数，经过所述部分积产生模块计算并输出16个部分积P30-P00、P01-P31、P32-P02、P33-P03，其中P00为最低位计算结果P0，将除P00之外的其它15个部分积分别输入所对应的错位级联的三个所述4位进位跳跃加法器中，逐级计算可得结果P7-P1，P7-P0即为该基于可逆逻辑的4位阵列乘法器输出的计算结果。显著效果是：本发明在设计过程中均遵从可逆逻辑设计原则，在保证器件运算功能的前提条件下，能够大幅度减少电路延时，减少能量损耗。
- 一种软硬件结合加速器及其实现方法-201110414065.7
- 杨波;徐功益;邱柏云;贺晓明 - 杭州晟元芯片技术有限公司
- 2011-12-13 - 2012-06-27 - G06F7/575
- 本发明涉及一种软硬件结合加速器及其实现方法，在处理器上增加连接有大数乘法加速器，大数乘法加速器中增加硬件逻辑从高速RAM将数据装载入单周期乘法器，增加硬件逻辑将乘法结果和目标高速RAM中数据相加，再输出到目标高速RAM中。在单周期乘法器运行时，读取下一次乘法运算数据，同时读取目标RAM数据，每次运算平均需要乘法1个周期，加法和写回目标RAM数据1个周期，每次2个周期。本发明有益的效果是：在充分利用处理器现有硬件资源的基础上，仅增加少量硬件资源，处理大数计算最耗时部分，其他部分由软件完成。这样在成本仅略有增加的情况下，大幅提高大数计算的速度，从而达到了成本和性能上的平衡。
- 一种线性插值优化电路-201010573144.8
- 王永流 - 上海华虹集成电路有限责任公司
- 2010-12-03 - 2012-06-06 - G06F7/575
- 本发明提供一种线性插值优化电路，包含选择器单元和加法器单元。将传统设计中的减法器单元以及多个选择器单元统一设计为选择器单元，各选择器之间具有数学关联性，能够实现电路设计中只用一个乘法单元代替传统设计中两个乘法器单元，能有效简化计算，降低芯片设计面积。
- 具有预加法器级的数字信号处理块-201080005739.1
- 詹姆士·M·席金斯;阿尔文·Y·秦;约翰·M·蓝汀;梵希斯特·M·梵迪;潘炽锋;穆罕默德·A·瑞柏;萨威尔·温德林 - 吉林克斯公司
- 2010-01-08 - 2011-12-28 - G06F7/575
- 本发明描述一种用于集成电路的具有预加法器级(204)的数字信号处理块(200)。所述数字信号处理块包括预加法器级(204)和控制总线(202)。所述控制总线耦合到所述预加法器级(204)，以用于动态地控制所述预加法器级的操作。所述预加法器级包括：耦合到所述控制总线的第一多路复用器(306)的第一输入端口；耦合到所述控制总线的第一逻辑门(322)的第二输入端口；耦合到所述控制总线的第二逻辑门(321)的第三输入端口；以及耦合到所述控制总线的加法器/减法器(331)的第四输入端口。
- 用于浮点加法器的自纠错前导0/1预测单元-200910218505.4
- 邵志标;李凌浩;王丽 - 西安交通大学
- 2009-10-23 - 2010-04-28 - G06F7/575
- 用于浮点加法器的自纠错前导0/1预测方法，采用多输入逻辑门以及并行计算相结合的方法实现了输出结果为最终正确结果，不必依赖加法器结果来进行修正；采用了并行计算，如操作数位宽增加，不会影响关键路径长度。能够在计算浮点加法的同时，对计算结果进行规格化处理所需要进行的移位次数以及指数调整信息作出同步的预测，且预测结果不依赖加法器输出而只由预测单元产生，预测结果为无需进一步修正的正确值，预测单元的关键路径不会因为操作数的位宽的加长而变长。
- 专利分类
