[发明专利]一种磁性隧道结双层导电硬掩模的刻蚀方法在审
| 申请号： | 201610283991.8 | 申请日： | 2016-04-29 |
| 公开（公告）号： | CN107331768A | 公开（公告）日： | 2017-11-07 |
| 发明（设计）人： | 张云森 | 申请（专利权）人： | 上海磁宇信息科技有限公司 |
| 主分类号： | H01L43/12 | 分类号： | H01L43/12 |
| 代理公司： | 上海容慧专利代理事务所(普通合伙)31287 | 代理人： | 于晓菁 |
| 地址： | 201800 上海*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种磁性隧道结双层导电硬掩模的刻蚀方法，包括如下步骤S1.提供包括磁性隧道结多层膜的衬底；S2.在衬底上依次形成钽膜层和氮化钛膜层；S3.图形化转移磁性隧道结图案到氮化钛膜层，使用光刻胶和有机抗反射层完成对图案的图形化定义；S4.采用Cl2/CH4混合气体干刻蚀氮化钛膜层，使图案转移到Ta膜层；S5.采用HCl/He/O2对氮化钛膜层和钽膜层进行选择性刻蚀，以完成对双层导电硬掩模的图案化；S6.采用氧气灰化工艺除去多余的光刻胶和有机抗反射层。有效的改善了磁性隧道结图案在双层掩模转移时尺寸变大，以及钽膜层提前被过度消耗等问题，降低了MRAM电路位线和MTJ单元短路的风险。 | ||
| 搜索关键词： | 一种 磁性 隧道 双层 导电 硬掩模 刻蚀 方法 | ||
【主权项】：
一种磁性隧道结双层导电硬掩模的刻蚀方法，其特征在于，包括以下步骤：步骤S1：提供包括磁性隧道结多层膜的衬底；步骤S2：在所述衬底上依次形成钽膜层和氮化钛膜层；步骤S3：图形化转移磁性隧道结图案到所述氮化钛膜层，使用光刻胶和有机抗反射层完成对所述图案的图形化定义；步骤S4：采用Cl2/CH4混合气体干刻蚀所述氮化钛膜层，使所述图案转移到所述钽膜层；步骤S5：采用HCl/He/O2对所述氮化钛膜层和所述钽膜层进行选择性刻蚀，以完成对双层导电硬掩模的图案化；步骤S6：采用氧气灰化工艺除去多余的所述光刻胶和所述有机抗反射层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海磁宇信息科技有限公司，未经上海磁宇信息科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610283991.8/，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件
- 下一篇：一种燃气冲天炉高温空气燃烧装置及方法
- 同类专利
- 间隔物辅助的离子束蚀刻自旋扭矩转移磁阻随机存取存储器-201880020122.3
- 杨毅;沈冬娜;王郁仁 - 台湾积体电路制造股份有限公司
- 2018-03-02 - 2019-11-08 - H01L43/12
- 提供磁穿隧接面堆叠于基板上，包括底电极、钉扎层、穿隧阻障层、自由层、与顶电极。图案化磁穿隧接面堆叠以形成磁穿隧接面装置，其中侧壁损伤形成于磁穿隧接面装置的侧壁上。形成介电间隔物层于磁穿隧接面装置上。蚀刻移除水平表面上的介电间隔物，其中部分蚀刻侧壁上的介电间隔物。保留的介电间隔物覆盖钉扎层与底电极。由自由层移除介电间隔物，或者自由层上的介电间隔物较薄而钉扎层与底电极上的介电间隔物较厚。之后施加水平蚀刻至磁穿隧接面装置，以由自由层移除侧壁损伤，其中介电间隔物保护钉扎层与底电极免于蚀刻。
- 图案化MRAM堆栈的干法等离子体蚀刻法-201910500208.2
- 萨曼莎·坦;特塞翁格·金姆;杨文斌;杰弗里·马克斯;索斯藤·利尔 - 朗姆研究公司
- 2016-04-20 - 2019-10-25 - H01L43/12
- 本发明涉及图案化MRAM堆栈的干法等离子体蚀刻法。提供了蚀刻金属的方法，所述方法通过沉积可与待被蚀刻的金属和卤素反应以形成挥发性物质的材料以及将衬底暴露于含卤素的气体和活化气体以蚀刻衬底来进行。所沉积的材料可以包括硅、锗、钛、碳、锡、以及它们的组合。方法适合于制造MRAM结构并且可以包括在不破坏真空的情况下将ALD和ALE工艺结合。
- 利用低温晶片温度的离子束蚀刻-201710103518.1
- 索斯藤·利尔;伊凡·L·贝瑞三世;安东尼·里奇 - 朗姆研究公司
- 2017-02-24 - 2019-10-08 - H01L43/12
- 本发明涉及利用低温晶片温度的离子束蚀刻。本文的实施方式涉及用于在半导体衬底中蚀刻特征的方法和装置。在许多情况下，可在形成自旋扭矩转移随机存取存储器(STT‑RAM)装置的同时蚀刻特征。在各种实施方式中，在特定的处理步骤期间衬底可经由冷却的衬底支撑件被冷却到低温。冷却的衬底支撑件可在减少所得器件中扩散相关的损伤程度方面具有有益的影响。此外，在某些其它处理步骤期间使用未冷却的衬底支撑件同样可在减少扩散相关的损伤方面具有有益的影响，具体取决于特定步骤。在一些实施方式中，冷却的衬底支撑件可用于在衬底的某些部分上优先沉积材料(在一些情况下为反应物)的工艺中。所公开的实施方式可用于实现高质量的各向异性蚀刻结果。
- 基片处理装置和处理系统-201880012792.0
- 前原大树;渡边直树;石井亨;中村贯人;斋藤诚;D·赫尔利;I·科尔冈 - 东京毅力科创株式会社
- 2018-02-21 - 2019-10-08 - H01L43/12
- 一个实施方式中的基片处理装置(10)和处理系统(100)对具有磁性层的基片(W)进行单片式处理，包括：支承基片的支承部(PP)；加热由支承部支承的基片的加热部(HT)；冷却由支承部支承的基片的冷却部(CR)；用于产生磁场的磁铁部(2)；和收纳支承部、加热部及冷却部的处理容器(1)，磁铁部包括彼此平行地延伸的第一端面(2a1)和第二端面(2b1)，第一端面与第二端面隔开间隔地相对，第一端面对应于磁铁部的第一磁极，第二端面对应于磁铁部的第二磁极，处理容器配置在第一端面与第二端面之间。
- 一种电子器件的制作方法-201611257316.4
- 陈垒;吴晓蕾;王镇 - 中国科学院上海微系统与信息技术研究所
- 2016-12-30 - 2019-10-01 - H01L43/12
- 本发明提供一种电子器件的制作方法，包括如下步骤：制作第一材料层，并同步形成第一对准标记；制作第二材料层，并同步形成第二对准标记；所述第一、第二对准标记共同组成复合标记；制作第三材料层，其中，所述第三材料层的图案采用电子束曝光定义，所述电子束曝光采用所述复合标记作为套刻对准标记。本发明中，电子束曝光采用复合标记作为套刻对准标记，所述复合标记中，第一、第二对准标记分别与第一、第二材料层同步制作，如果光刻工艺误差使第一材料层图案与第二材料层图案发生偏移，这个偏移情况也会存在于两层结合的复合标记上，利用这个带有偏移信息的复合标记，就能精确地定位第三材料层的位置，从而刻画定位精确的第三材料层图案。
- 用于图案化高密度独立的MRAM设备的系统和方法-201880011831.5
- 伊凡·L·贝里三世;索斯藤·利尔 - 朗姆研究公司
- 2018-02-13 - 2019-09-27 - H01L43/12
- 一种用于处理包括磁阻随机存取存储器(MRAM)叠层的衬底的方法包括：提供包括MRAM叠层的衬底；并且在所述MRAM叠层的表面上创建第一掩模层。所述第一掩模层限定第一掩模图案，该第一掩模图案包括沿第一方向延伸跨越所述MRAM叠层的所述表面的第一多个间隔开的掩模线和位于所述第一多个间隔开的掩模线之间的第一间隔。所述方法还包括在位于所述第一多个间隔开的掩模线之间的所述第一间隔中沿所述第一方向执行离子束蚀刻，以去除所述MRAM叠层的位于所述第一间隔下方的材料。
- 制造半导体装置的方法-201910123967.1
- 朴昌叶;朴正熙;郑载琥 - 三星电子株式会社
- 2019-02-19 - 2019-09-24 - H01L43/12
- 公开了一种制造半导体装置的方法。所述方法可以包括在基底上形成成型层，成型层具有暴露基底的一部分的孔；在孔中形成具有空隙的相变层；对相变层进行热处理以从相变层去除空隙。相变层的热处理步骤可以包括将基底加热至第一温度以在相变层中形成扩散层，第一温度可以比相变层的熔点的55％低或等于相变层的熔点的55％。
- 形成内存设备结构的方法及内存设备结构-201910430187.1
- 瑞夫·理查;蒋育德;拉恩·亚恩 - 格罗方德半导体公司
- 2016-10-21 - 2019-09-20 - H01L43/12
- 本发明提供一种形成内存设备结构的方法及内存设备结构，该内存设备结构包括：一晶圆基板；一磁性隧道结(MTJ)，其由一第一磁性层、一第二磁性层及一非磁性薄层形成，该第一磁性层、该第二磁性层及该非磁性薄层沿着垂直于该晶圆基板的一上表面的一第一方向堆栈，该MTJ形成于该上表面上面，该非磁性层插在该第一磁性层与该第二磁性层之间；电性耦合至该第一磁性层的一第一接触；以及电性耦合至该第二磁性层的一第二接触。
- 一种自偏置磁振子波导中自旋波的调制方法-201710457170.6
- 钟智勇;王利想;金立川;饶毅恒;洪彩云;李明明;张怀武 - 电子科技大学
- 2017-06-16 - 2019-09-10 - H01L43/12
- 本发明公开了一种自偏置磁振子波导中自旋波的调制方法，用于对所述波导中自旋波的传播行为进行调制，所述传播行为包括自旋波的最大传播频率、截止频率和传播轨迹，所述方法包括：调节自旋波能够束缚在所述波导中间沟道中的最大传播频率；调节所述波导两侧沟道中自旋波的截止频率；调节所述自旋波的传播轨迹。本发明能够在一种基于交换弹性磁结构的磁振子波导上对自旋波的传播行为进行调制。
- 一种微型、柔性磁电复合材料及其制备方法-201610939475.6
- 张斗;刘巍巍;吴明亮;罗行;陈超 - 中南大学
- 2016-10-25 - 2019-08-06 - H01L43/12
- 本发明公开了一种微型、柔性磁电复合材料的制备方法，具体包括以下步骤：步骤(1)：采用切割法切割压电陶瓷块体，制得压电陶瓷沿长度方向(轴向)平行的压电相的纤维阵列；步骤(2)：将磁性颗粒添加至粘结剂中得复合磁性材料溶液，随后将复合磁性材料溶液填充至压电相的间隙当中，干燥、固化、减薄处理获得压电相/磁性相复合层；步骤(3)：在压电相/磁性相复合层的上、下两面涂覆粘合剂，将所述的上、下叉指状电极镜面相对粘连，再和柔性绝缘薄膜粘合，随后经干燥、固化后再经极化处理，制得所述的磁电复合材料。本发明还包括所述的制备方法制得的微型、柔性磁电复合材料。本发明提供了一种厚度薄，结构紧凑且具备一定程度柔性变形，沿平面方向工作的片状磁电复合材料，适合制于驱动器、传感器等。
- 刻蚀衬底的方法、刻蚀装置结构的方法及处理设备-201580024163.6
- 卢多维克·葛特;丹尼尔·迪斯塔苏;尼尼·文奴斯;崔斯坦·马;刘宇 - 瓦里安半导体设备公司
- 2015-05-11 - 2019-07-23 - H01L43/12
- 本发明涉及一种刻蚀衬底的方法、刻蚀装置结构的方法及处理设备，所述刻蚀衬底的方法包含使用处理设备的控制设置的第一集合通过所述处理设备的提取板将第一离子束导引到所述衬底。所述方法可进一步包含：检测来自所述衬底的信号，所述信号指示由所述第一离子束刻蚀的材料的从第一材料到第二材料的改变，基于所述第二材料将所述处理设备的控制设置调整到不同于控制设置的所述第一集合的控制设置的第二集合，及使用控制设置的所述第二集合通过所述提取板将第二离子束导引到所述衬底。在检测溅射的物质时，可自动调整例如提取电压及RF功率等处理设备的控制设置以产生具有仍然较高离子能量及较高平均角的离子束。
- 用于改进型磁阻式随机存取存储器工艺的垂直磁性隧道结-201510831564.4
- 游文俊;凃国基;张至扬;陈侠威;杨晋杰;石昇弘;朱文定;廖钰文 - 台湾积体电路制造股份有限公司
- 2015-11-25 - 2019-07-19 - H01L43/12
- 本发明提供一种形成包括垂直MTJ(磁性隧道结)的磁阻式随机存取存储器(MRAM)器件的方法。该方法包括在底部电极层上方形成磁性隧道结(MTJ)。顶部电极层形成在MTJ的上表面的上方，并且硬掩模形成在顶部电极层的上表面的上方。执行第一蚀刻穿过未被硬掩模掩蔽的顶部电极层和MTJ的未被硬掩模掩蔽的区域，以形成顶部电极和蚀刻的MTJ。形成侧壁间隔件，侧壁间隔件从硬掩模或顶部电极的上表面、沿着顶部电极和蚀刻的MTJ的侧壁延伸，到达底部电极的上表面之下的位置处或与底部电极的上表面大致齐平的位置处。还提供生成的MRAM器件结构。本发明提供了用于改进型磁阻式随机存取存储器工艺的垂直磁性隧道结。
- 图案化MRAM堆栈的干法等离子体蚀刻法-201610248296.8
- 萨曼莎·坦;特塞翁格·金姆;杨文斌;杰弗里·马克斯;索斯藤·利尔 - 朗姆研究公司
- 2016-04-20 - 2019-07-09 - H01L43/12
- 本发明涉及图案化MRAM堆栈的干法等离子体蚀刻法。提供了蚀刻金属的方法，所述方法通过沉积可与待被蚀刻的金属和卤素反应以形成挥发性物质的材料以及将衬底暴露于含卤素的气体和活化气体以蚀刻衬底来进行。所沉积的材料可以包括硅、锗、钛、碳、锡、以及它们的组合。方法适合于制造MRAM结构并且可以包括在不破坏真空的情况下将ALD和ALE工艺结合。
- 形成内存设备结构的方法及内存设备结构-201610920471.3
- 瑞夫·理查;蒋育德;拉恩·亚恩 - 格罗方德半导体公司
- 2016-10-21 - 2019-06-14 - H01L43/12
- 本发明提供一种形成内存设备结构的方法及内存设备结构，该内存设备结构包括：一晶圆基板；一磁性隧道结(MTJ)，其由一第一磁性层、一第二磁性层及一非磁性薄层形成，该第一磁性层、该第二磁性层及该非磁性薄层沿着垂直于该晶圆基板的一上表面的一第一方向堆栈，该MTJ形成于该上表面上面，该非磁性层插在该第一磁性层与该第二磁性层之间；电性耦合至该第一磁性层的一第一接触；以及电性耦合至该第二磁性层的一第二接触。
- 磁存储器件及其制造方法-201811405048.5
- 金相局;权五益;李同规;洪京一 - 三星电子株式会社
- 2018-11-23 - 2019-06-04 - H01L43/12
- 本公开提供了磁存储器件及其制造方法。一种制造磁存储器件的方法可以包括：在基板上形成磁隧道结层；在磁隧道结层上顺序地形成掩模图案和顶电极图案；采用掩模图案和顶电极图案作为第一蚀刻掩模图案化磁隧道结层以形成磁隧道结图案；在掩模图案的侧表面、顶电极图案的侧表面和磁隧道结图案的侧表面上形成保护层，该保护层延伸以覆盖掩模图案的第一顶表面；去除保护层的在掩模图案的第一顶表面上的部分以暴露掩模图案的第一顶表面；以及去除掩模图案以暴露顶电极图案的第二顶表面。
- 磁隧道接面结构形成方法-201811307722.6
- 戴品仁;李忠儒;林仲德;吕志伟;田希文;彭泰彦;李乾铭;廖韦豪 - 台湾积体电路制造股份有限公司
- 2018-11-05 - 2019-05-21 - H01L43/12
- 本揭露描述一种磁隧道接面结构形成方法，利用离子束蚀刻制程而非反应性离子蚀刻制程的方法，用以形成磁隧道接面(magnetic tunnel junction；MTJ)结构。例如，此方法包括在互连层上形成磁隧道接面结构层，互连层包括第一区域及第二区域。此方法进一步包括沉积遮罩层于第一区域中的磁隧道接面结构层上方，及形成遮蔽结构于第二区域中的磁隧道接面结构层上方。此方法亦包括以离子束蚀刻制程蚀刻遮蔽结构之间的磁隧道接面结构层，以在互连层的第二区域中的介层孔上方形成磁隧道接面结构；及利用离子束蚀刻制程移除互连层的第一区域中的遮罩层、顶部电极、磁隧道接面堆叠，及底部电极的一部分。
- 制造可变电阻存储器件的方法-201811323498.X
- 李正敏;金柱显;朴正桓;吴世忠;李同规;洪京一 - 三星电子株式会社
- 2018-11-08 - 2019-05-21 - H01L43/12
- 在一种制造可变电阻存储器件的方法中，在衬底上形成磁隧道结(MTJ)结构层。在蚀刻室中蚀刻该MTJ结构层以形成MTJ结构。通过传送室将其上具有该MTJ结构的衬底传送到沉积室。在所述沉积室中形成覆盖该MTJ结构的侧壁的保护层。所述蚀刻室、传送室和沉积室保持在等于或大于约10‑8托的高真空状态。
- 一种磁性随机存储器单元阵列及周边电路连线的制造方法-201711007715.X
- 肖荣福;张云森;郭一民;陈峻 - 上海磁宇信息科技有限公司
- 2017-10-25 - 2019-05-03 - H01L43/12
- 本发明提供了一种磁性随机存储器单元阵列及周边电路连线的制造方法，包括如下步骤：(1)提供表面抛光的带金属连线的CMOS基底，并在基底上制作底电极通孔，然后在底电极通孔中填充金属铜；(2)在底电极通孔上沉积底电极接触和磁性隧道结多层膜，并制作存储区域底电极接触和磁性隧道结记忆单元阵列；制作逻辑区域底电极接触和假磁性隧道结(dummy‑MTJ)单元；(3)在逻辑区域制作假磁性隧道结开口；(4)制作顶电极通孔和实现逻辑单元/存储单元相连接的铜金属连线。在磁性隧道结的下面增加了一层底电极接触，避免了CMOS后段铜通孔与制作磁性隧道结阵列中的刻蚀工艺直接接着，有利于器件电学性能和良率的提升。
- 一种磁性随机存储器单元阵列及周边电路连线的制造方法-201711011769.3
- 郭一民;肖荣福;张云森;陈峻 - 上海磁宇信息科技有限公司
- 2017-10-25 - 2019-05-03 - H01L43/12
- 本发明提供了一种磁性随机存储器单元阵列及周边电路连线的制造方法，包括如下步骤：(1)提供表面抛光的带金属连线的CMOS基底，并在基底上制作底电极通孔，然后在底电极通孔中填充金属铜；(2)在底电极通孔上沉积底电极接触和磁性隧道结多层膜，并在存储区域制作磁性隧道结记忆单元阵列；在逻辑区域底电极通孔上制作逻辑区域底电极接触和假磁性隧道结(dummy‑MTJ)单元；(3)制作逻辑区域顶电极通孔，并使逻辑区域顶电极通孔的尺寸大于假磁性隧道结单元的尺寸；(4)制作存储区域顶电极通孔，然后在逻辑区域顶电极通孔和存储区域顶电极通孔中填充顶电极通孔金属；(5)制作连接逻辑区域与存储区域的金属连线。
- 磁阻随机存取存储器件及其制造方法-201811213731.9
- 朴容星;金佑塡;朴正宪;吴世忠;李俊明;赵显 - 三星电子株式会社
- 2018-10-18 - 2019-05-03 - H01L43/12
- 提供了制造MRAM器件的方法和MRAM器件。该方法可以包括：在基板的上表面上形成第一电极；在第一电极上形成第一磁性层；在第一磁性层上形成隧道势垒结构；在隧道势垒结构上形成第二磁性层；以及在第二磁性层上形成第二电极。隧道势垒结构可以包括第一隧道势垒层和第二隧道势垒层，第一隧道势垒层和第二隧道势垒层顺序地堆叠在第一磁性层上并且可以沿着可与基板的上表面平行的水平方向具有彼此不同的电阻率分布。
- 半导体制造装置以及制造存储器件的方法-201811180725.8
- 李俊明;金哉勋;朴容星;吴世忠;郑峻昊 - 三星电子株式会社
- 2018-10-09 - 2019-04-30 - H01L43/12
- 本公开提供了一种半导体制造装置以及制造存储器件的方法。该半导体制造装置包括转移室、连接到转移室的第一工艺室、以及连接到转移室的第二工艺室。转移室可以配置为转移基板。第一工艺室可以配置为在第一温度执行用于氧化基板上的金属层的第一氧化工艺。第二工艺室可以配置为在高于第一温度的第二温度执行用于氧化基板上的金属层的第二氧化工艺。
- 电压控制磁随机存储单元、存储器及其构成的逻辑器件-201611213900.X
- 王开友;杨美音;蔡凯明 - 中国科学院半导体研究所
- 2016-12-23 - 2019-04-30 - H01L43/12
- 本发明提出一种电压控制磁随机存储单元、存储器及其构成的逻辑器件。其中，存储单元包括：铁电层，可在其上施加正向或负向的第一电压，以控制磁化的定向翻转；位于铁电层之上的自旋轨道耦合层，可在该层上施加第二电压，导致自旋轨道耦合层产生自旋流。位于自旋轨道耦合层之上的第一磁性层，所述自旋流可诱导该第一磁性层的磁性随机上下翻转。联合铁电层施加的第一电压，所述自旋流可以诱导第一磁层发生定向翻转。本发明通过对铁电层两端施加电压产生铁电极化，产生非均匀自旋轨道耦合效应，可调制电流诱导磁性薄膜磁性翻转的方向。
- 改变GaAs/AlGaAs中Rashba自旋轨道耦合随温度变化的方法-201710016992.0
- 俞金玲;曾晓琳;程树英;陈涌海;赖云锋;郑巧 - 福州大学
- 2017-01-11 - 2019-04-02 - H01L43/12
- 本发明涉及一种改变GaAs/AlGaAs二维电子气中Rashba自旋轨道耦合随温度变化趋势的方法，通过改变GaAs/AlGaAs二维电子气样品温度和入射激光波长有效调控了半导体二维电子气的Rashba自旋轨道耦合随温度变化趋势。本发明的方法调控效果显著，实施简便。
- 一种磁性随机存储器单元阵列及周边电路连线的制造方法-201710858159.0
- 肖荣福;张云森;叶力;郭一民;陈峻 - 上海磁宇信息科技有限公司
- 2017-09-21 - 2019-03-29 - H01L43/12
- 本发明提供了一种磁性随机存储器单元阵列及周边电路连线的制造方法，包括如下步骤：(1)提供表面抛光的带金属连线的CMOS基底，并在基底上制作底电极通孔，然后在底电极通孔中填充金属并将其表面磨平；(2)在存储区域的底电极通孔上制作存储区域底电极接触和磁性隧道结阵列，在逻辑区域的底电极通孔上制作逻辑区域底电极接触；(3)制作顶电极通孔和实现逻辑单元/存储单元相连接的金属连线。这样底电极接触金属膜和磁性隧道结多层膜可以一次沉积，有利于磁性随机存储器磁性/电学性能的提高，简化工艺的复杂程度和制作成本降低。
- 一种磁性随机存储器单元阵列及周边电路连线的制造方法-201710858219.9
- 郭一民;张云森;肖荣福;陈峻 - 上海磁宇信息科技有限公司
- 2017-09-21 - 2019-03-29 - H01L43/12
- 本发明提供了一种磁性随机存储器单元阵列及周边电路连线的制造方法，采用在铜金属的通孔上制作一层底电极接触层将铜通孔盖住。包括如下步骤：(1)提供表面抛光的带金属铜通孔的CMOS基底，并在基底上制作底电极接触；(2)在底电极接触上制作磁性隧道结结构单元；(3)在磁性隧道结结构单元上制作顶电极通孔和实现逻辑单元/存储单元相连接的金属连线。由于底电极接触材料采用的是非铜金属，这样磁性隧道结及其底电极就可以在表面抛光的底电极接触层上进行制作，这样就有效的避免了由于在铜Vx(x>＝1)上面直接制作MTJ所带来的铜污染和铜扩散和直接将MTJ多层膜生长在粗糙的铜表面，非常有利于MRAM回路电学性能的优化提高和器件的小型化。
- 可用于磁性器件的磁性结及其形成方法-201510119636.2
- D.W.埃里克森;X.唐;李将银 - 三星电子株式会社
- 2015-03-18 - 2019-03-12 - H01L43/12
- 本发明描述了一种用于提供可在磁性器件中使用的磁性结的方法以及该磁性结。该方法包括提供自由层、被钉扎层以及在自由层和被钉扎层之间的非磁性间隔层。自由层在写电流经过磁性结时可在多个稳定的磁态之间切换。提供自由层的步骤中的至少一个包括第一多个步骤，提供被钉扎层的步骤包括第二多个步骤。第一和第二多个步骤包括沉积层的一部分、沉积牺牲层、退火磁性结的在牺牲层下面的部分以及沉积该层的剩余部分。该层可以是自由层、被钉扎层或两者。
- 电子部件的制造方法-201580024554.8
- 林诚刚;井洼健一 - 株式会社村田制作所
- 2015-05-12 - 2019-02-22 - H01L43/12
- 本发明的目的在于提供一种在通过粘接剂将被实施了沟槽状加工的晶片及多孔质构件粘接起来的电子部件的制造方法中能够将粘接剂充分地填充于晶片所形成的沟槽内的电子部件的制造方法。是具备在至少一个主面设置了沟槽的半导体晶片(125)和磁性体基板(120)且通过树脂层(135)将半导体晶片(125)的一个主面与磁性体基板(120)的任一面粘接起来的电子部件(1)的制造方法。电子部件(1)的制造方法具备：在磁性体基板(120)的任一面涂敷涂布用树脂(120a)的涂布工序；以及在所述涂布工序之后对半导体晶片(125)的一个主面与磁性体基板(120)的已被涂敷涂布用树脂的面进行粘接的粘接工序。
- 形成隧道磁阻（TMR）元件和TMR传感器元件的方法-201810799867.6
- 马克·艾斯勒;克劳斯·莱曼;哈穆特·马茨;约尔格·科克 - 恩智浦有限公司
- 2018-07-18 - 2019-01-25 - H01L43/12
- 一种方法包括对隧道磁阻(TMR)堆叠执行离子束蚀刻过程以移除所述TMR堆叠的第一磁层和隧道势垒层的材料部分。所述离子束蚀刻过程在所述TMR堆叠的第二磁层的顶表面处停止。保护层沉积在所述TMR堆叠上方。另一个蚀刻过程被执行以移除所述保护层，使得所述第二磁层的一部分从所述保护层暴露并且由所述保护层的剩余部分形成间隔物。所述间隔物围绕所述第一磁层和所述隧道势垒层的侧壁。所述第二磁层的从所述保护层暴露的所述部分被移除，从而使得TMR传感器元件仍然存在，其中，所述TMR传感器元件包括底部磁体、顶部磁体以及隧道结。
- MTJ器件与其制作方法-201710526053.0
- 邵云亮;孟凡涛;何世坤 - 中电海康集团有限公司
- 2017-06-30 - 2019-01-15 - H01L43/12
- 本申请提供了一种MTJ器件与其制作方法。该制作方法包括：步骤S1，提供基底，基底包括底电极以及位于其两侧的介质层，底电极以及介质层的裸露表面在第一平面上；步骤S2，在第一平面上设置光刻胶膜，经过曝光与显影得到光刻胶图形膜，光刻胶图形膜包括多个光刻胶单元，光刻胶单元位于各底电极两侧的第一平面上；步骤S3，在部分第一平面上以及光刻胶图形膜的裸露表面上设置结构层；步骤S4，采用金属剥离工艺剥离去除光刻胶图形膜以及设置在光刻胶图形膜的表面上的部分结构层，底电极表面上的结构层被保留。该方法无需采用干法刻蚀即可形成MTJ位元，简化了MTJ位元的工艺制程，使得其具有更好的性能。
- 一种控制自旋波传输的方法-201610553896.5
- 程晓敏;王升;关夏威;连晨;黄婷;缪向水 - 华中科技大学
- 2016-07-14 - 2019-01-04 - H01L43/12
- 本发明公开了一种控制自旋波传输的方法，该发明属于自旋电子学领域。本方法通过在自旋波波导结构上施加电场，可以有效改变磁性波导材料内部交换作用强度。通过电场控制交换常数大小，可以达到调控自旋波色散关系进而实现控制自旋波传输的目的。本发明通过电场控制交换作用，可以超低功耗实现对自旋波传输的局部精确控制，为超低功耗、CMOS工艺流程兼容的磁振子学器件实际应用提供了可能。
- 专利分类
