[发明专利]半导体装置的制造方法有效
| 申请号： | 201610237027.1 | 申请日： | 2016-04-15 |
| 公开（公告）号： | CN106531624B | 公开（公告）日： | 2019-07-26 |
| 发明（设计）人： | 藤井美香;东和幸;津村一道;白野贵士 | 申请（专利权）人： | 东芝存储器株式会社 |
| 主分类号： | H01L21/304 | 分类号： | H01L21/304;H01L21/306;H01L21/02 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 张世俊 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的实施方式提供一种通过抑制研削步骤中的元件基板及支撑基板的翘曲增加，来抑制研削步骤后的元件基板及支撑基板的翘曲，从而能够正常进行以后的步骤的半导体装置的制造方法。实施方式的半导体装置的制造方法包含设置步骤、贴合步骤、及薄化步骤的3个步骤。设置步骤是将缓和利用研削而薄化的元件基板内的翘曲的缓和层设置在支撑基板。贴合步骤是将元件基板贴合在设置有缓和层的支撑基板。薄化步骤是将由支撑基板支撑的元件基板研削并薄化。 | ||
| 搜索关键词： | 半导体 装置 制造 方法 | ||
【主权项】：
1.一种半导体装置的制造方法，其特征在于包含如下步骤：将缓和由研削而薄化的元件基板内的翘曲的缓和层设置在支撑基板；将所述元件基板贴合在设置有所述缓和层的所述支撑基板；以及将由所述支撑基板支撑的所述元件基板研削并薄化；所述缓和层是以针对所述支撑基板的每个区域而具有不同的应力的方式形成。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社，未经东芝存储器株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610237027.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种石墨烯表面选区改性加工方法及装置
- 下一篇：半导体装置的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
