[发明专利]一种三维集成器件的制备方法有效
| 申请号： | 201510447890.5 | 申请日： | 2015-07-27 |
| 公开（公告）号： | CN105140217B | 公开（公告）日： | 2018-03-02 |
| 发明（设计）人： | 胡胜;周玉;孙鹏 | 申请（专利权）人： | 武汉新芯集成电路制造有限公司 |
| 主分类号： | H01L23/58 | 分类号： | H01L23/58;H01L21/02 |
| 代理公司： | 上海申新律师事务所31272 | 代理人： | 俞涤炯 |
| 地址： | 430205 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及半导体技术领域，尤其涉及一种三维集成器件的制备方法，在晶圆上表面金属连线层平坦化和保护层制备完成之后，先在保护层上沉积缓冲层，再微影及蚀刻一个屏蔽标记，然后再进行金属屏蔽材质的沉积，接着做第二次微影及蚀刻形成屏蔽层；所述屏蔽层可以将三维集成晶圆之间的串扰屏蔽到最小，并将剩下的部分分散均匀化，工艺简单。 | ||
| 搜索关键词： | 一种 三维 集成 器件 制备 方法 | ||
【主权项】：
一种三维集成器件的制备方法，其特征在于，所述方法包括：提供待集成的晶圆，且所述晶圆中制备有功能芯片；于所述晶圆的上表面按照从下至上顺序依次沉积保护层和缓冲层；于所述缓冲层以及所述保护层中制备屏蔽标记后，于所述缓冲层之上沉积屏蔽薄膜；根据所述屏蔽标记去除多余的所述屏蔽薄膜后，于所述缓冲层之上形成屏蔽层；将至少两片所述待集成的晶圆进行三维集成，以利用所述屏蔽层屏蔽相邻的晶圆中设置的所述功能芯片之间的串扰。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司，未经武汉新芯集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510447890.5/，转载请声明来源钻瓜专利网。
- 上一篇：集成房屋地板结构
- 下一篇：一种具有肋盘片的生物转盘
