[发明专利]用于改进的沉积选择性的保护层在审
| 申请号： | 201310167362.5 | 申请日： | 2013-05-08 |
| 公开（公告）号： | CN103972208A | 公开（公告）日： | 2014-08-06 |
| 发明（设计）人： | 王超群;宋述仁 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L23/522 | 分类号： | H01L23/522;H01L23/485 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;孙征 |
| 地址： | 中国台*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及改进后段工艺(BEOL)可靠性的方法和装置。在一些实施例中，该方法在半导体衬底上方形成具有一个或多个金属层结构的极低k(ELK)介电层。在ELK介电层上方在一个或多个金属层结构之间的位置形成第一保护层。然后在一个或多个金属层结构上方在通过第一保护层与ELK介电层分离开的位置沉积第二保护层。第一保护层具有限制第二保护层和ELK介电层之间的相互作用的高选择性，从而降低原子从第二保护层至ELK介电层的扩散并且改进ELK介电层的电介质击穿。公开了用于改进的沉积选择性的保护层。 | ||
| 搜索关键词： | 用于 改进 沉积 选择性 保护层 | ||
【主权项】：
1.一种集成芯片的后段工艺(BEOL)层，包括：在半导体衬底上方设置的低k介电层；在所述低k介电层内设置的一个或多个金属层结构；位于所述低k介电层上方且在所述一个或多个金属层结构之间的位置的第一保护层，其中，所述第一保护层位于沿着具有在所述第一保护层之间穿插设置的所述一个或多个金属层结构的平坦界面且所述第一保护层的密度大于所述低k介电层的密度；以及位于所述一个或多个金属层结构上方的第二保护层，所述第二保护层在所述一个或多个金属层结构上方形成的厚度大于所述第二保护层在所述第一保护层上方形成的不为零的厚度；与所述第二保护层的顶面接触的刻蚀停止层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310167362.5/，转载请声明来源钻瓜专利网。
