[发明专利]迹线上凸块芯片封装的方法和装置在审
| 申请号： | 201310090561.0 | 申请日： | 2013-03-20 |
| 公开（公告）号： | CN103378041A | 公开（公告）日： | 2013-10-30 |
| 发明（设计）人： | 黃昶嘉;林宗澍;普翰屏;林彦良;邱圣翔 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L23/488 | 分类号： | H01L23/488;H01L21/60 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;孙征 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了在用于形成半导体封装件的BOT结构中所用的焊接掩模沟槽的方法和装置。在迹线上以及在基板上形成焊接掩模层。形成焊接掩模层的开口，该开口称作焊接掩模沟槽，从而暴露出基板上的迹线。焊接掩模沟槽的宽度约为焊料凸块的直径尺寸。焊料凸块直接接合在暴露的迹线上以通过互连件将芯片连接到迹线。通过形成焊接掩模沟槽，在焊接掩模沟槽中暴露出来的迹线具有更好的抓取力，这减少了半导体封装件的迹线剥离故障。在封装件中可以形成多个焊接掩模沟槽环。本发明公开了迹线上凸块芯片封装的方法和装置。 | ||
| 搜索关键词： | 线上 芯片 封装 方法 装置 | ||
【主权项】：
一种器件，包括：基板；迹线，位于所述基板上；焊接掩模层，位于所述基板和所述迹线上，其中，所述焊接掩模层具有暴露出所述迹线的焊接掩模沟槽，并且所述焊接掩模沟槽的宽度约为焊料凸块的直径尺寸；以及焊料凸块，直接接合在被所述焊接掩模沟槽暴露出来的迹线上，其中，所述焊料凸块是芯片的互连件的一部分。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310090561.0/，转载请声明来源钻瓜专利网。
