[发明专利]迹线上凸块芯片封装的方法和装置

说明书

技术领域

本发明涉及半导体封装，具体而言，涉及迹线上凸块芯片封装的方法和装置。

背景技术

集成电路或芯片由数百万个诸如晶体管和电容器的有源和无源器件组成。这些器件最初彼此隔离，但是后来将其互连起来从而形成集成电路。对于集成电路进一步形成连接件结构，其可以包括在电路表面上形成的接合焊盘或金属凸块。通过接合焊盘或金属凸块将芯片连接到封装基板或另一管芯从而形成电连接。通常，可以使用引线接合(WB)或倒装芯片(FC)封装技术将芯片组装成诸如针网阵列(PGA)或球栅阵列(BGA)的封装件。

倒装芯片(FC)封装技术可以使用迹线上凸块(BOT)结构将芯片连接到封装基板，其中通过金属凸块将芯片连接到封装基板或管芯的金属迹线从而形成连接。BOT结构为微电子封装工业提供了低成本的替代产品。然而，随着基板结构变得更薄，BOT结构的可靠性问题也增加了。

在使用BOT结构时，通过回流工艺将芯片的凸块焊接到封装基板上的迹线上。当凸块接合到基板并从回流条件冷却到室温时，由热膨胀系数(CTE)不匹配引起的热力驱使基板收缩并导致每个凸块的相对扭曲。一旦应力水平超过了基板和迹线之间的粘着标准，就会出现迹线剥离故障。

发明内容

为了解决上述技术问题，一方面，本发明提供了一种器件，包括：基板；迹线，位于所述基板上；焊接掩模层，位于所述基板和所述迹线上，其中，所述焊接掩模层具有暴露出所述迹线的焊接掩模沟槽，并且所述焊接掩模沟槽的宽度约为焊料凸块的直径尺寸；以及焊料凸块，直接接合在被所述焊接掩模沟槽暴露出来的迹线上，其中，所述焊料凸块是芯片的互连件的一部分。

所述的器件还包括连接到所述互连件的芯片。

所述的器件还包括：连接到所述互连件的芯片；以及填充所述芯片和所述基板之间的间隙的底部填充材料。

在所述的器件中，所述基板由层压板或有机材料制成。

在所述的器件中，所述焊接掩模层的高度为约30至40微米。

在所述的器件中，所述迹线包含选自基本上由纯铜、铝铜或合金所组成的组中的材料。

在所述的器件中，所述迹线的迹线主体具有基本不变的厚度。

在所述的器件中，所述互连件的形状是圆形、八边形、矩形、椭圆形或菱形。

在所述的器件中，所述互连件包括柱和所述焊料凸块。

在所述的器件中，所述焊料凸块包含选自基本上由锡、银、无铅锡、铜或它们的组合所组成的组中的材料。

另一方面，本发明提供了一种制造器件的方法，包括：在基板上形成焊接掩模层，其中，所述基板具有迹线；在所述焊接掩模层中形成焊接掩模沟槽，从而暴露出迹线，其中，所述焊接掩模沟槽的宽度约为焊料凸块的直径尺寸；以及通过直接在被所述焊料掩模沟槽暴露出来的迹线上设置所述芯片的互连件的焊料凸块，将具有互连件的芯片连接到所述基板。

在所述的方法中，所述互连件的形状是圆形、八边形、矩形、椭圆形或菱形。

所述的方法还包括使用底部填充材料填充所述芯片和所述基板之间的间隙。

所述的方法还包括在所述迹线上形成所述互连件之前对所述迹线涂敷焊剂。

在所述的方法中，形成所述焊接掩模层包括在基板表面上网印湿膜然后通过烘箱烘烤来固化所述湿膜。

在所述的方法中，形成所述焊接掩模层包括形成高度为约30至40微米的焊接掩模层。

在所述的方法中，所述互连件包括连接到所述焊料凸块的柱。

又一方面，本发明提供了一种半导体封装件，包括：基板，具有多条迹线；焊接掩模层，位于所述基板和所述多条迹线上；沟槽，位于所述焊接掩模层内，所述沟槽用于暴露出所述多条迹线的部分；以及至少一个焊料凸块，直接接合在暴露出来的多条迹线中的至少一条迹线上，其中，所述焊料凸块是芯片的互连件的一部分。

在所述的半导体封装件中，两个互连件之间的间距小于约140μm。

在所述的半导体封装件中，所述迹线的迹线主体具有基本不变的厚度。

附图说明

为了更加完整地理解本发明及其优点，现参考结合附图所进行的以下描述，其中：

图1示出在用于形成倒装芯片(FC)封装件的迹线上凸块(BOT)结构上的芯片的实施例；

图2(a)-图2(c)示出在用于形成FC封装件的BOT结构中所用的焊接掩模沟槽的方法和装置的实施例；

图3示出与BOT结构中所用的多个焊接掩模沟槽环内的迹线连接的多个凸块的俯视图。