[发明专利]功率MOSFET及其形成方法有效

专利信息
申请号: 201310031775.0 申请日: 2013-01-25
公开(公告)号: CN103681850A 公开(公告)日: 2014-03-26
发明(设计)人: 伍震威;周学良;苏柏智;柳瑞兴 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L29/78 分类号: H01L29/78;H01L29/423;H01L21/336
代理公司: 北京德恒律治知识产权代理有限公司 11409 代理人: 章社杲;孙征
地址: 中国台*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 功率MOSFET及其形成方法。一种器件包括延伸至半导体区中并且具有第一导电类型的沟槽,以及位于沟槽中的导电场板。第一介电层将场板的底部和侧壁与半导体区隔离开。主栅极设置在沟槽中并且与场板重叠。第二介电层设置在主栅极和场板之间并且将主栅极和场板彼此隔离开。具有第一导电类型的掺杂漏极(DD)区位于第二介电层下方并且具有与DD区重叠的边缘部分。体区包括与主栅极的一部分处于同一层的第一部分和接触DD区的第二部分,其中体区具有与第一导电类型相反的第二导电类型。含MOS器件位于半导体区的表面。
搜索关键词: 功率 mosfet 及其 形成 方法
【主权项】:
一种器件,包括:半导体区,具有第一导电类型;沟槽,延伸至所述半导体区中;场板,位于所述沟槽中,其中所述场板是导电的;第一介电层,将所述场板的底部和侧壁与所述半导体区隔离开;主栅极,位于所述沟槽中并且与所述场板重叠;第二介电层,位于所述主栅极和所述场板之间并且将所述主栅极和所述场板彼此隔离开;掺杂漏极(DD)区,具有第一导电类型并且位于所述第二介电层下方,其中所述主栅极的边缘部分与所述DD区重叠;体区,包括与所述主栅极的一部分处于同一层的第一部分和与所述DD区处于同一层并且接触所述DD区的第二部分,其中所述体区具有与所述第一导电类型相反的第二导电类型;以及含金属氧化物半导体(MOS)器件,位于所述半导体区的表面,其中所述含MOS器件选自基本上由高电压(HV)N型MOS(HVNMOS)器件、HV P型MOS(HVPMOS)器件、低电压(LV)N型MOS(LVNMOS)器件、LV P型MOS(LVPMOS)器件和它们的组合所组成的组。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201310031775.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top