[发明专利]功率MOSFET及其形成方法

权利要求书

1.一种器件，包括：

半导体区，具有第一导电类型；

沟槽，延伸至所述半导体区中；

场板，位于所述沟槽中，其中所述场板是导电的；

第一介电层，将所述场板的底部和侧壁与所述半导体区隔离开；

主栅极，位于所述沟槽中并且与所述场板重叠；

第二介电层，位于所述主栅极和所述场板之间并且将所述主栅极和所述场板彼此隔离开；

掺杂漏极(DD)区，具有第一导电类型并且位于所述第二介电层下方，其中所述主栅极的边缘部分与所述DD区重叠；

体区，包括与所述主栅极的一部分处于同一层的第一部分和与所述DD区处于同一层并且接触所述DD区的第二部分，其中所述体区具有与所述第一导电类型相反的第二导电类型；以及

含金属氧化物半导体(MOS)器件，位于所述半导体区的表面，其中所述含MOS器件选自基本上由高电压(HV)N型MOS(HVNMOS)器件、HV P型MOS(HVPMOS)器件、低电压(LV)N型MOS(LVNMOS)器件、LV P型MOS(LVPMOS)器件和它们的组合所组成的组。

2.根据权利要求1所述的器件，其中，所述场板和所述主栅极包含在沟槽式功率MOS场效应晶体管(MOSFET)中，并且所述沟槽式功率MOSFET进一步包括：

源极区，包含位于所述场板和所述主栅极上方的第一部分；以及

隐埋半导体层，具有第一导电类型并且位于所述半导体区下方，其中所述隐埋半导体层充当所述沟槽式功率MOSFET的漏极；以及

深金属通孔，穿透所述半导体区以接触所述隐埋半导体层，或者

所述沟槽式功率MOSFET进一步包括：

源极区，包含位于所述场板和所述主栅极上方的第一部分；以及

漏极区，位于所述半导体区的下方。

3.根据权利要求1所述的器件，其中，所述含MOS器件包括所述HVNMOS器件，所述HVNMOS器件包括：

p型低电压阱(LVW)区；

栅电极，位于所述LVW区上方，其中所述LVW区从所述HVNMOS器件的源极侧延伸至所述栅电极的下方；以及

n型源极区和n型漏极区，位于所述栅电极的相对侧上并且邻近所述栅电极，其中所述n型源极区位于所述LVW区中，或者

所述含MOS器件包括所述HVPMOS器件，所述HVPMOS器件包括：

轻掺杂漏极区，位于所述半导体区中，其中所述轻掺杂漏极区是p型；

栅电极，位于所述轻掺杂漏极区的一部分的上方；以及

p型源极区和p型漏极区，位于所述栅电极的相对侧上并且邻近所述栅电极，其中所述漏极区通过所述轻掺杂漏极区的一部分与所述栅电极间隔开。

4.根据权利要求1所述的器件，其中，所述含MOS器件包括所述LVNMOS器件或者所述LVPMOS器件。

5.根据权利要求1所述的器件，其中，所述DD区接触所述第一介电层的侧壁部分，并且所述DD区的底面高于所述场板的底面。

6.根据权利要求1所述的器件，其中，所述第二介电层包括：

与所述DD区的顶面接触的底面；以及

与所述主栅极的底面接触的顶面。

7.一种器件，包括：

半导体区，具有第一导电类型，所述第一导电类型选自基本上由p型和n型所组成的组；

沟槽式功率金属氧化物半导体场效应晶体管(MOSFET)，包括：

沟槽，从所述半导体区的顶面延伸至所述半导体区中；

第一介电层，内衬于所述沟槽的底部和侧壁；

场板，包括接触所述第一介电层的底部和侧壁，其中所述场板是导电的；

主栅极，位于所述沟槽中并且与所述场板重叠；

第二介电层，位于所述主栅极和所述场板之间并且将所述主栅极和所述场板彼此隔离开；和

掺杂漏极(DD)区，具有所述第一导电类型，其中所述DD区包括接触所述第二介电层的顶面和接触所述第一介电层的侧壁，其中所述DD区的杂质浓度大于所述半导体区的杂质浓度；以及

横向MOS器件，位于所述半导体区的表面。