[发明专利]金属氧化物半导体输出电路及其形成方法

摘要

本发明涉及金属氧化物半导体输出电路及其形成方法。公开了金属氧化物半导体保护电路及其形成方法。在一种实施例中，集成电路包括焊盘（61）、p型MOS（PMOS）晶体管（65）、第一n型MOS（NMOS）晶体管（62）和第二NMOS晶体管（66）。第一NMOS晶体管包括分别与焊盘、第一电源电压和PMOS晶体管的漏极电连接的漏极、源极和栅极。第二NMOS晶体管包括分别与偏置节点、第二电源电压和PMOS晶体管的源极电连接的栅极、漏极和源极。第二NMOS晶体管的源极还与PMOS晶体管的主体电连接，从而当在焊盘上接收到瞬态信号事件时防止电流通过PMOS晶体管的主体从PMOS晶体管的漏极流到第二电源电压。

主权项

一种集成电路，包括：布置于基板的表面之上的第一焊盘（61）；所述基板的、第一类型的第一金属氧化物半导体（MOS）晶体管（62），所述第一MOS晶体管包括栅极、源极和漏极，所述漏极与所述第一焊盘电连接，并且所述源极与第一电源电压电连接；所述基板的、与所述第一类型相反的第二类型的第二MOS晶体管（65），所述第二MOS晶体管包括栅极、源极、漏极和主体，所述栅极被配置成接收控制信号，并且所述漏极与所述第一MOS晶体管的栅极电连接；以及所述基板的、所述第一类型的第三MOS晶体管（66），所述第三MOS晶体管包括栅极、漏极、源极和主体，所述栅极被配置成接收偏置信号，所述漏极与第二电源电压电连接，所述源极与所述第二MOS晶体管的源极电连接，并且所述主体与第一参考电压电连接，其中所述第二MOS晶体管的主体与所述第三MOS晶体管的源极电连接，从而当在所述第一焊盘上接收到瞬态信号事件时防止电流通过所述第二MOS晶体管的主体从所述第二MOS晶体管的漏极流到所述第二电源电压。