[发明专利]金属氧化物半导体输出电路及其形成方法

说明书

技术领域

本发明的实施例涉及电子系统，并且更特别地，涉及用于电子系统的金属氧化物半导体（MOS）输出电路。

背景技术

某些电子系统可能遭受瞬态信号事件，或者具有快速变化的电压和高功率的持续时间相对短的电信号。瞬态信号事件可以包括例如由从物体或人到电子系统的电荷的突然释放引起的静电释放（ESD）事件。

由于在IC的相对小面积之上的过电压状态和/或高水平的功率耗散，瞬态信号事件可能破坏电子系统内部的部分集成电路（IC），例如，输出驱动电路。高功率耗散可能增加IC温度，并且可能导致众多的可靠性问题，例如，栅极氧化物贯穿、结损坏、金属损伤和/或表面电荷积累。此外，瞬态信号事件可能包括闩锁效应（换言之，非有意地形成低阻抗路径），由此扰乱IC的运行并且可能导致对IC的永久性破坏。因而，有必要给IC（包括与IC的引脚或焊盘连接的输出驱动器）提供安全地释放高功率的瞬态信号事件的能力，而不影响IC的功能和/或可靠性。

发明内容

本发明提供了金属氧化物半导体（MOS）输出电路及其形成方法。在一种实施例中，提供了一种集成电路。该集成电路包括布置于基板的表面之上的第一焊盘以及基板的第一类型的第一MOS晶体管。第一MOS晶体管包括栅极、源极和漏极，漏极与第一焊盘电连接，而源极与第一电源电压电连接。该集成电路还包括基板的与第一类型相反的第二类型的第二MOS晶体管。第二MOS晶体管包括栅极、源极、漏极和主体，栅极被配置成接收控制信号，而漏极与第一MOS晶体管的栅极电连接。该集成电路还包括基板的第一类型的第三MOS晶体管。第三MOS晶体管包括栅极、漏极、源极和主体，栅极被配置成接收偏置信号，漏极与第二电源电压电连接，源极与第二MOS晶体管的源极电连接，而主体与第一参考电压电连接。第二MOS晶体管的主体与第三MOS晶体管的源极电连接，以便当在第一焊盘上接收到瞬态信号事件时防止电流通过第二MOS晶体管的主体从第二MOS晶体管的漏极流到第二电源电压。

在另一种实施例中，提供了一种用于提供保护以免受瞬态信号事件影响的方法。该方法包括在基板的表面之上形成第一焊盘以及在基板上形成第一MOS晶体管。第一MOS晶体管是第一类型的，并且包括栅极、源极和漏极，漏极与第一焊盘电连接，并且源极与第一电源电压电连接。该方法还包括在基板上形成第二MOS晶体管，第二MOS晶体管是与第一类型相反的第二类型的。第二MOS晶体管包括栅极、源极、漏极和主体，栅极被配置成接收控制信号，并且漏极与第一MOS晶体管的栅极电连接。该方法还包括在基板上形成第三MOS晶体管，第三MOS晶体管是第一类型的。第三MOS晶体管包括栅极、漏极、源极和主体，栅极被配置成接收偏置信号，漏极与第二电源电压电连接，源极与第二MOS晶体管的源极电连接，并且主体与第一参考电压电连接。第二MOS晶体管的主体与第三MOS晶体管的源极电连接，以便当在第一焊盘上接收到瞬态信号事件时防止电流通过第二MOS晶体管的主体从第二MOS晶体管的漏极流到第二电源电压。

附图说明

图1A是电子系统的一个示例的示意框图。

图1B是电子系统的另一个示例的示意框图。

图1C是电子系统的又一个示例的示意框图。

图2是集成电路中包括焊盘和n型金属氧化物半导体（NMOS）晶体管的部分的示例的带注释的电路图。

图3A是根据一种实施例的NMOS保护电路的示意框图。

图3B是图3A的NMOS保护电路的一部分的一种实现方式的截面。

图4是根据另一种实施例的NMOS保护电路的示意框图。

图5是根据又一种实施例的NMOS保护电路的示意框图。

图6是根据一种实施例的p型金属氧化物半导体（PMOS）保护电路的示意框图。

图7A是NMOS晶体管的漏极-源极电流对漏极-源极电压的一个示例的图表。

图7B是漏极-源极电流、漏极-源极电压和栅极电压对时间的一个示例的图表。

图7C是漏极-源极电流、漏极-源极电压和栅极电压对时间的另一个示例的图表。

具体实施方式

下面关于某些实施例的详细描述给出了关于本发明的特定实施例的多种描述。但是，本发明能够以由权利要求所定义和涵盖的众多的不同方式来实施。在本说明书中，参照了附图，在附图中相同的附图标记指示相同的或功能类似的元件。