[发明专利]金属氧化物半导体输出电路及其形成方法

权利要求书

1.一种集成电路，包括：

布置于基板的表面之上的第一焊盘（61）；

所述基板的、第一类型的第一金属氧化物半导体（MOS）晶体管（62），所述第一MOS晶体管包括栅极、源极和漏极，所述漏极与所述第一焊盘电连接，并且所述源极与第一电源电压电连接；

所述基板的、与所述第一类型相反的第二类型的第二MOS晶体管（65），所述第二MOS晶体管包括栅极、源极、漏极和主体，所述栅极被配置成接收控制信号，并且所述漏极与所述第一MOS晶体管的栅极电连接；以及

所述基板的、所述第一类型的第三MOS晶体管（66），所述第三MOS晶体管包括栅极、漏极、源极和主体，所述栅极被配置成接收偏置信号，所述漏极与第二电源电压电连接，所述源极与所述第二MOS晶体管的源极电连接，并且所述主体与第一参考电压电连接，

其中所述第二MOS晶体管的主体与所述第三MOS晶体管的源极电连接，从而当在所述第一焊盘上接收到瞬态信号事件时防止电流通过所述第二MOS晶体管的主体从所述第二MOS晶体管的漏极流到所述第二电源电压。

2.根据权利要求1所述的集成电路，还包括所述基板的、第一类型的第四MOS晶体管（64），所述第四MOS晶体管包括栅极、漏极和源极，所述栅极与所述控制信号电连接，并且所述漏极与所述第一MOS晶体管的栅极电连接。

3.根据权利要求2所述的集成电路，还包括所述基板的、第一类型的第五MOS晶体管（81）以及被配置成对所述第二电源电压进行滤波以产生滤波的输出的滤波电路（85），所述第五MOS晶体管包括栅极、漏极和源极，所述栅极与所述滤波的输出电连接，所述漏极与所述第四MOS晶体管的源极电连接，并且所述源极与所述第一电源电压电连接。

4.根据权利要求3所述的集成电路，其中所述滤波电路包括电阻器（86）和电容器（87），所述电阻器包括与所述第二电源电压电连接的第一端以及与所述电容器的第一端和所述第五MOS晶体管的栅极电连接于所述滤波的输出处的第二端，其中所述电容器还包括与所述第一电源电压电连接的第二端，所述电阻器和电容器被配置成当在所述第一焊盘上接收到所述瞬态信号事件时对所述第二电源电压进行滤波。

5.根据权利要求4所述的集成电路，其中所述电阻器具有大约150kΩ至大约300kΩ的电阻，并且所述电容器具有大约1.5pF至大约2.5pF的电容。

6.根据权利要求1所述的集成电路，其中所述第一MOS晶体管是高电压双扩散MOS（DMOS）晶体管。

7.根据权利要求1所述的集成电路，其中所述偏置信号的电压电平被选择成使得在所述第三MOS晶体管的栅极和源极之间的电压的大小为所述第三MOS晶体管的最大额定栅极-源极电压的大约1.0至1.5倍之间。

8.根据权利要求1所述的集成电路，其中所述第一类型是p型，而所述第二类型是n型。

9.根据权利要求1所述的集成电路，其中所述第一类型是n型，而所述第二类型是p型。

10.根据权利要求9所述的集成电路，其中所述第一电源电压是地电源，而所述第二电源电压是正电源电压。

11.根据权利要求1所述的集成电路，其中所述第一参考电压是所述第一电源电压。