[发明专利]异质结1T-DRAM单元结构及其制备方法

摘要

本发明的异质结1T-DRAM单元结构，包括硅衬底、空洞层、P型硅层、栅极和源漏区，所述空洞层设于硅衬底和P型硅之间，所述P型硅设于空洞层和栅极之间，1T-DRAM单元的源区为N离子和Si1-XCX层，漏区为N离子和Si1-yGey层，所述空洞层上的形成碳硅-硅-锗硅异质结构。其制备方法包括源漏预制备区域内形成第一半导体层，形成空洞层，同时直接掺杂N+型离子；选择性刻蚀去除漏区或源区的第一半导体层，直到硅衬底暴露；选择性外延生长第二半导体层，同时直接掺杂N+型离子，并进行退火工艺。本发明有效地克服了自加热效应，增大1T-DRAM单元的读写速率。同时制备方法工艺简单，与传统体硅CMOS技术兼容性好。

主权项

一种异质结1T‑DRAM单元结构，其特征在于，包括硅衬底、空洞层、P型硅层、栅极、源区和漏区，所述P型硅设于空洞层和栅极之间，所述空洞层设于硅衬底和P型硅之间，所述空洞层通过与栅极的自对准设于所述P型硅之下，所述源区为N+型‑Si1‑XCX层，其中x为0.001—0.1，所述漏区为N+型‑Si1‑yGey层，其中y为0.01—1，所述空洞层上形成碳硅‑硅‑锗硅异质结。