[发明专利]异质结1T-DRAM单元结构及其制备方法

权利要求书

1.一种异质结1T-DRAM单元结构，其特征在于，包括硅衬底、空洞层、P型硅层、栅极、源区和漏区，所述P型硅设于空洞层和栅极之间，所述空洞层设于硅衬底和P型硅之间，所述空洞层通过与栅极的自对准设于所述P型硅之下，所述源区为N⁺型-Si_1-XC_X层，其中x为0.001—0.1，所述漏区为N⁺型-Si_1-yGe_y层，其中y为0.01—1，所述空洞层上形成碳硅-硅-锗硅异质结。

2.如权利要求1中所述的异质结1T-DRAM单元结构，其特征在于，所述硅衬底为P型硅衬底。

3.如权利要求1中所述的异质结1T-DRAM单元结构，其特征在于，所述硅衬底与所述源区和漏区连接。

4.制备如权利要求1所述的异质结1T-DRAM单元结构的方法，其特征在于，步骤包括：

步骤a、于硅衬底上形成一化合物半导体层；

步骤b、于所述化合物半导体层上形成P型硅层，所述硅衬底、化合物半导体层、P型硅层组成第一复合结构；

步骤c、于所述第一复合结构上形成用于隔离有源区的浅沟槽隔离结构；

步骤d、于所述有源区中之预定位置形成P沟道预制备区域及其上之栅极，并形成所述栅极侧壁之侧墙隔离层，并以上述结构同第一复合结构组成第二复合结构；

步骤e、于所述第二复合结构上形成一掩膜层，并于所述掩膜层上形成图案窗口以暴露所述P沟道预制备区域及其上之栅极；

步骤f、利用所述图案化掩膜层去除所述P沟道预制备区域中预定用于形成源漏区域部分中的物质，直至所述第一复合结构上的所述化合物半导体层被部分去除为止，以形成初始P沟道及其所属之源漏预制备区域，并去除所述图案化掩膜层；

步骤g、去除所述初始P沟道及其所属源漏预制备区域下方属于第一复合结构的化合物半导体层以形成空洞状腔体；

步骤h、形成一氧化层，使所述氧化层覆盖所述空洞状腔体内表面以及所述第一复合结构表面；

步骤i、于所述第二复合结构表面形成一掩膜层，于所述掩膜层上形成图案窗口以暴露所述栅极、初始P沟道所属之源漏预制备区域以及所述图案窗口紧邻的浅沟槽隔离结构之部分；

步骤j、利用所述图案化掩膜层去除所述初始P沟道两侧以及所述初始P沟道所属源漏预制备区域下方的氧化层，并去除所述图案化掩膜层；

步骤k、于所述初始P沟道所属之源漏预制备区域内形成第一半导体层，使所述第一半导体层由所述初始P沟道下方两侧分别部分延伸进入所述空洞状腔体，形成所述初始P沟道下方之空洞层，同时直接掺杂N⁺型离子；

步骤l、选择性刻蚀去除漏区或源区的第一半导体层，直到硅衬底暴露；

步骤m、在步骤l中去除后的漏区或源区进行选择性外延生长第二半导体层，同时直接掺杂N⁺型离子，并进行退火工艺。

5.如权利要求4所述制备异质结1T-DRAM单元结构的方法，其特征在于，步骤l中选择性刻蚀去除漏区的第一半导体层，步骤k、l中所述第一半导体层为Si_1-XC_X层，其中x为0.001—0.1，步骤m中所述第二半导体层为Si_1-yGe_y层，其中y为0.01—1。

6.如权利要求4所述制备异质结1T-DRAM单元结构的方法，其特征在于，步骤l中选择性刻蚀去除源区的第一半导体层，步骤k、l中所述第一半导体层为Si_1-yGe_y层，其中y为0.01—1，步骤m中所述第二半导体层为Si_1-XC_X层，其中x为0.001—0.1。

7.如权利要求4所述制备异质结1T-DRAM单元结构的方法，其特征在于，所述步骤a中所述化合物半导体层为锗硅层。