[发明专利]半导体集成电路器件以及半导体集成电路器件的制造方法有效

专利信息
申请号: 201110193874.X 申请日: 2011-07-05
公开(公告)号: CN102315251A 公开(公告)日: 2012-01-11
发明(设计)人: 吉森宏雅;岩松俊明 申请(专利权)人: 瑞萨电子株式会社
主分类号: H01L29/10 分类号: H01L29/10;H01L27/092;H01L21/8238
代理公司: 北京市金杜律师事务所 11256 代理人: 王茂华;董典红
地址: 日本神*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及半导体集成电路器件以及半导体集成电路器件的制造方法。与纯粹的内部电路不同,LSI中包含的高击穿电压MOSFET的高击穿电压电路由于与外部的关系而具有固定在高状态中的操作电压,并且因此与普通情况不同,不可以应用通过电压降低进行的微型化。因此,内部电路部分的电压降低导致进一步加大芯片内的占用面积。本发明人评估了针对该问题的各种措施,并且清楚了:如与CMOSFET电路配置和器件配置等的兼容性之类的问题构成了障碍。本发明是具有N沟道型MISFET和P沟道型MISFET的半导体集成电路器件,每种MISFET被提供有在沟道表面上的波状起伏,其中与P沟道型MISFET的沟道表面上提供的波状起伏的间距相比,N沟道型MISFET的沟道表面上提供的波状起伏具有较窄的间距。
搜索关键词: 半导体 集成电路 器件 以及 制造 方法
【主权项】:
一种半导体集成电路器件,包括:(a)具有第一主表面和第二主表面的半导体衬底;(b)提供在所述半导体衬底的所述第一主表面之上的第一N沟道型MISFET和第一P沟道型MISFET;(c)在所述第一N沟道型MISFET的第一沟道区域的表面之上提供使得沿沟道宽度方向布置的第一波状起伏;(d)在所述第一P沟道型MISFET的第二沟道区域的表面之上提供使得沿所述沟道宽度方向布置的第二波状起伏,其中所述第一波状起伏的间距比所述第二波状起伏的间距短。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201110193874.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top