[发明专利]半导体集成电路器件以及半导体集成电路器件的制造方法

说明书

相关申请的交叉引用

在此通过参考并入2010年7月6日提交的日本专利申请No.2010-153972的全部公开内容，包括说明书、附图和摘要。 

技术领域

本发明涉及包含低击穿电压部分和高击穿电压部分的半导体集成电路器件，并且涉及一种在应用到半导体集成电路器件(或半导体器件)中的高集成度和高击穿电压技术时有效的技术。 

背景技术

日本专利公开No.1994-224424(专利文献1)和No.1993-291573(专利文献2)公开了一种N沟道型高击穿电压MOSFET，其中在该MOSFET中引入了一个凹陷的沟道，并且为了改善穿通击穿电压，针对该MOSFET使用了LOCOS(硅的局部氧化)工艺。 

日本专利公开No.1990-90567(专利文献3)公开了一种精细高击穿电压的纵向类型MOSFET，其中在纵向方向形成沟道，以用于改善穿通击穿电压。 

日本专利公开No.1994-151453(专利文献4)公开了一种高击穿电压MOSFET，该MOSFET被提供有在加高的沟道区域的两侧上的偏移电场释放区域。 

日本专利公开No.1995-131009(专利文献5)公开了一种MOSFET，该MOSFET被提供有在沟道区域的表面上沿纵向方向或横向方向延伸的多个沟槽，或者被提供有在内部区域的表面上的多个同心的正方形局部沟槽，以便确保有效沟道长度或有效沟道宽度。 

Yuanzheng Zhu及其他4人在“Folded Gate LDMOS Transistorwith Low On-resistance and High Transconductance(具有低导通电阻和高跨导的折叠栅LDMOS晶体管)”(IEEE学报，“电子器件”，第48卷，第12期，2001年12月，第2917-2928页(非专利文献1))中公开了一种能够通过引入折叠栅结构获得低导通电阻和高跨导的功率器件，以此作为将在功率IC中建立的N沟道型LDMOSFET(横向扩散的MOSFET)。 

发明内容

关于电池和电源的控制部件，存在对CMOSFET(互补金属氧化物半导体场效应晶体管)或CMISFET(互补金属绝缘体半导体场效应晶体管)的电路配置的LSI(大规模集成)的广泛使用，其中建立了高击穿电压MOSFET，即高击穿电压CMOSFET(CMISFET)集成电路器件。但与精致的内部电路不同，这些高击穿电压MOSFET(MISFET)的操作电压由于与外部的关系而被固定在高状态，并且因此不可能应用通过电压下降进行的微型化，这与普通情况不同。因此，内部电路部分的电压下降导致进一步加大芯片内的占用面积。本发明人评估了针对该问题的各种措施，并且清楚：如与CMOSFET(CMISFET)电路配置和器件配置等的兼容性的这样一些问题构成了障碍。 

实现本发明是为了解决这些问题。 

鉴于上述情况做出本发明，并且本发明提供具有高击穿电压和高集成度的半导体集成电路器件。 

从对本说明书和附图的描述中，本发明的其它目的和新的特征都将变得清楚。 

以下简要说明在本申请公开的发明中的典型发明的概况。 

即，本申请的一个发明是具有N沟道型MISFET和P沟道型MISFET的半导体集成电路器件，每种MISFET被提供有在沟道表面上的波状起伏，其中在N沟道型MISFET的沟道表面上提供的波状 起伏的间距比在P沟道型MISFET的沟道表面上提供的波状起伏的间距窄。 

以下简要说明由本申请公开的发明中的典型发明获得的效果。 

即，在具有N沟道型MISFET和P沟道型MISFET的半导体集成电路器件中，每种MISFET被提供有在沟道表面上的波状起伏，N沟道型MISFET的沟道表面上提供的波状起伏被设置成具有比P沟道型MISFET的沟道表面上提供的波状起伏的间距更窄的间距。这使得能够微型化由所述元件占用的面积。 

附图说明

图1是CMOS集成电路芯片的顶面布局视图，所述CMOS集成电路芯片是根据本申请的相应实施例的半导体集成电路器件的目标器件的实例； 

图2是器件剖面图，用于说明根据本申请的相应实施例的半导体集成电路器件及其制造方法中的晶片工艺流程的概况(输入晶片的工艺)； 

图3是器件剖面图，用于说明根据本申请的相应实施例的半导体集成电路器件及其制造方法中的晶片工艺流程的概况(形成LOCOS绝缘膜的工艺)；