[发明专利]堆叠多芯片封装结构无效
| 申请号： | 201110007392.0 | 申请日： | 2011-01-14 |
| 公开（公告）号： | CN102290401A | 公开（公告）日： | 2011-12-21 |
| 发明（设计）人： | 姜泰信;柳承烨;郑相学 | 申请（专利权）人： | 芯光飞株式会社 |
| 主分类号： | H01L25/00 | 分类号： | H01L25/00;H01L25/065;H01L23/31;H01L23/492 |
| 代理公司： | 上海翼胜专利商标事务所(普通合伙) 31218 | 代理人： | 翟羽 |
| 地址： | 韩国京畿道城南市盆*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种堆叠多芯片封装结构，从底部起，叠层包含封装印刷电路板（PCB）、下部芯片块(Bottomdie)、上部芯片块(Topdie)，并实施了用于层间电气连接的打线接合，本发明的堆叠多芯片封装(MultiChipPackage)结构，其特征在于，在所述下部芯片块的上面形成一隔片，所述隔片形成有金属层，所述隔片一方面与所述封装PCB进行打线接合，另一方面与所述上部芯片块进行打线接合。由此，可以解决在封装PCB与上部芯片块的打线接合时由于打线的长度过长而引起的问题。 | ||
| 搜索关键词： | 堆叠 芯片 封装 结构 | ||
【主权项】：
一种堆叠多芯片封装结构，从底部起叠置有封装印刷电路板（PCB）、下部芯片块（Bottom die）、上部芯片块（Top die），并实施了用于层间电气连接的打线接合，所述堆叠多芯片封装(Multi Chip Package)结构，其特征在于：在所述下部芯片块的上面形成一隔片，所述隔片形成有金属层，所述隔片一方面与所述封装PCB进行打线接合，另一方面与所述上部芯片块进行打线接合。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于芯光飞株式会社，未经芯光飞株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110007392.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种带软垫体固定装置
- 下一篇：砂光部件
- 同类专利
- 专利分类
