[发明专利]集成电路及其制造方法有效
| 申请号： | 200910118577.1 | 申请日： | 2009-03-04 |
| 公开（公告）号： | CN101527296A | 公开（公告）日： | 2009-09-09 |
| 发明（设计）人： | 松田克志 | 申请（专利权）人： | 三洋电机株式会社;三洋半导体株式会社 |
| 主分类号： | H01L23/528 | 分类号： | H01L23/528;H01L21/768 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 李贵亮 |
| 地址： | 日本国大阪府守*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种集成电路及其制造方法，当在配线层之上堆积层间绝缘膜的集成电路中实施热处理时，在配线间狭窄的间隙部和与其相连的开口部的连接部分，难以产生形成于层间绝缘膜的空洞的破裂。将位于间隙部(10)和开口部(12)的连接部分的配线(4b)的角部倒角，使间隙部(10)的端部(62)形成朝向开口部(12)末端变宽的形状。这样，在构图了的配线层之上堆积层间绝缘膜。通过设置端部(62)，对于层间绝缘膜的堆积，可缓和间隙部(10)和开口部(12)的连接部分的不连续性。由此，形成于间隙部(10)的空洞的端部难以被层间绝缘膜密封，从而能够抑制伴随热处理中的空洞的气压上升导致的层间绝缘膜的破裂。 | ||
| 搜索关键词： | 集成电路 及其 制造 方法 | ||
【主权项】：
1、一种集成电路，其特征在于，具有：配线层，其层叠在基体之上，并具有图案，该图案形成了形成狭窄的槽的间隙部以及与该间隙部相连的宽的开口部；覆盖所述配线层而堆积的层间绝缘膜，其中，产生于所述间隙部和所述开口部的连接部分的所述配线层的所述图案的角部被倒角，所述间隙部的端部形成朝向所述开口部而末端变宽的形状。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三洋电机株式会社;三洋半导体株式会社，未经三洋电机株式会社;三洋半导体株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910118577.1/，转载请声明来源钻瓜专利网。
- 上一篇：电力变换器设备
- 下一篇：电极单元、基板处理装置及电极单元的温度控制方法
