[发明专利]集成电路及其制造方法

说明书

技术领域

本发明涉及一种形成在半导体基板等基体的表面上的集成电路及其制造方法，特别是涉及配线层和层叠其上的层间绝缘膜的结构。

背景技术

在半导体基板上集成电路的半导体装置(集成电路)中，通过形成在半导体基板上的杂质扩散区域和层叠在该基板上的多晶硅等而形成晶体管、电阻、电容器等电路元件。另外，在该电路元件上隔着绝缘层而形成金属膜作为配线层，并构图该金属膜，形成连接电路元件间等的配线等。

设置配线图案时，例如从提高集成度的目的出发，多个配线紧缩相互间隔配置。图6是表示具有相互接近的部分的多个配线的以往的图案例子的平面图。图6所示的两根配线2分别在途中以直角变换延伸方向。这些配线2的水平部分2h相互接近平行配置。另一方面，各配线2的垂直部2v例如根据各配线2的连接头的位置的不同等，而在彼此间隔开大的空间配置。配线层通过例如蒸镀铝(Al)而形成。

图7是表示具有相互接近的部分的多个配线的以往的图案的另一例子的平面图。图7所示的两根配线4(4a、4b)相互接近平行配置。在其一的配线4a的途中，另一配线4b经由触点6与半导体基板的扩散层或下层的配线(未图示)连接而构成终端。

当配线层的构图完成，则形成覆盖配线层的层间绝缘膜或钝化膜(本发明中总称这些为层间绝缘膜)。例如层间绝缘膜通过TEOS(Tetra-ethoxy-silane四乙氧基硅)、BPSG(Borophosphosilicate Glass：硼磷硅玻璃)、硅氮化膜(SiN)等材料通过CVD(Chemical Vapor Deposition：化学气相沉淀)法等堆积形成。另外，在层间绝缘膜的堆积后，例如出于回流的平坦化等目的，而可实施热处理。

另外，在层间绝缘膜之上还层叠其他配线层以形成配线，从而能够形成多层配线结构。

图6、图7中以虚线的圆包围的部分8为两根配线2或配线4相互接近的部分结束的部分。图8例如为放大图7中的一部分8的平面图。在配线4a、4b接近配置的部分设置有通过构图除去配线层的狭窄的槽即间隙部10。另一方面，接近配置的两个配线的一方如图6所示，改变朝向，或如图7所示，与终端的部分邻接，形成配线层被广泛除去的开口部12。

以往，若在层间绝缘膜的堆积后，实施热处理，则在间隙部10和开口部12的连接部分出现层间绝缘膜破裂，平坦性受损等问题。

并且，该现象如图9所示，起因于层间绝缘膜14与间隙部10的位置处的凹凸对应所能够形成的空间16。另外，图9为沿着图8的线A-A′的层间绝缘膜和配线层的垂直剖面图。作为产生这样的空间16的原因而考虑有：与间隙部10的凹凸对应地，在层间绝缘膜14也产生凹凸；以及层间绝缘膜14难以堆积在狭窄的间隙部10的内部，但在间隙部10的顶部的边缘附近能够比较迅速地成长。另一方面，在开口部12中，层间绝缘膜14覆盖在开口部12的边缘产生的台阶，能够密封面对间隙部10的间隙部12的端部上出现的小的空间16。对于上述问题相关的现象，可认为是热处理使空洞16内的气压上升导致该端部破坏的结果。对于不是空洞16的任意部分而是在端部产生破坏的原因，推测是与封闭该端部的层间绝缘膜14的厚度、基于空洞16的形状等的强度有关。

专利文献：特开2001-210808号公报

发明内容

本发明提供一种集成电路，其具有：配线层，该配线层层叠在基体之上，并具有形成了形成狭窄的槽的间隙部以及与该间隙部相连的宽的开口部的图案；覆盖所述配线层而堆积的层间绝缘膜，其中，在所述间隙部和所述开口部的连接部分产生的所述配线层的所述图案的角部被倒角，所述间隙部的端部形成朝向所述开口部而末端变宽的形状。

根据本发明，可抑制在间隙部10和开口部12的连接部分产生层间绝缘膜的破裂。

附图说明

图1是本发明的实施方式的集成电路的示意垂直剖面图。

图2是示意表示相互接近配置的多个配线的图案的一例的平面图。

图3是示意表示相互接近配置的多个配线的图案的另一例的平面图。

图4是放大表示图3的配线图案的一部分的平面图。

图5A是沿着图4的线A-A′的层间绝缘膜及金属配线层的垂直剖面图。

图5B是沿着图4的线B-B′的层间绝缘膜及金属配线层的垂直剖面图。

图5C是沿着图4的线C-C′的层间绝缘膜及金属配线层的垂直剖面图。

图6是表示相互接近配置的多个配线的以往的图案的一例的平面图。

图7是表示相互接近配置的多个配线的以往的图案的另一例的平面图。