[发明专利]数据存取时间降低的半导体存储装置有效
| 申请号： | 200810190311.3 | 申请日： | 2003-10-29 |
| 公开（公告）号： | CN101447223A | 公开（公告）日： | 2009-06-03 |
| 发明（设计）人： | 安进弘;洪祥熏;金世俊;高在范 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | G11C7/18 | 分类号： | G11C7/18;G11C11/408;G11C11/4097 |
| 代理公司： | 北京集佳知识产权代理有限公司 | 代理人： | 杨林森;康建峰 |
| 地址： | 韩国京畿*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种数据存取时间降低的半导体存储装置，包括：多个单元块；第一全局位线读出放大器块；第二全局位线读出放大器块；第一全局位线连接单元，响应于第一控制信号，有选择地将第一单元块的第二局部位线读出放大器块连接至第二全局位线读出放大器块，或者是将第二单元块的第一局部位线读出放大器块连接至第一全局位线读出放大器块；第二全局位线连接单元，在响应第二控制信号的情况下，有选择地将第三单元块的第二局部位线读出放大器块连接至第二全局位线读出放大器块，或者是将第四单元块的第一局部位线读出放大器块连接至第一全局位线读出放大器块；控制装置，产生控制信号来控制对锁存在第一及第二全局位线读出放大器块中的数据的存储操作。 | ||
| 搜索关键词： | 数据 存取 时间 降低 半导体 存储 装置 | ||
【主权项】：
1. 一种存储装置，包括：多个单元块，其每一个具有多个单元，用于读出并放大来自一单元的数据的第一局部位线读出放大器块，以及用于读出并放大来自另一个单元的数据的第二局部位线读出放大器块；第一全局位线读出放大器块，用于锁存自第一局部位线读出放大器块的经读出并放大的数据；第二全局位线读出放大器块，用于锁存自第二局部位线读出放大器块的经读出并放大的数据；第一全局位线连接单元，用于响应于第一控制信号，有选择地将第一单元块的第二局部位线读出放大器块连接至第二全局位线读出放大器块，或者是将第二单元块的第一局部位线读出放大器块连接至第一全局位线读出放大器块；第二全局位线连接单元，用于在响应第二控制信号的情况下，有选择地将第三单元块的第二局部位线读出放大器块连接至第二全局位线读出放大器块，或者是将第四单元块的第一局部位线读出放大器块连接至第一全局位线读出放大器块；一种控制装置，用于产生控制信号，由此控制对锁存在第一及第二全局位线读出放大器块中的数据的存储操作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810190311.3/，转载请声明来源钻瓜专利网。
- 上一篇：电子器件
- 下一篇：用于控制光头的激光功率的方法
- 同类专利
- 一种基于FinFET器件的单位线非对称存储单元-201710462400.8
- 胡建平;杨会山 - 宁波大学
- 2017-06-19 - 2019-09-10 - G11C7/18
- 本发明公开了一种基于FinFET器件的单位线非对称存储单元，包括位线、写字线、读字线、第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管、第七FinFET管、第八FinFET管和第九FinFET管；第一FinFET管和第七FinFET管分别为低阈值的P型FinFET管，第二FinFET管、第四FinFET管、第五FinFET管、第六FinFET管、第八FinFET管和第九FinFET管均为低阈值的N型FinFET管，第三FinFET管为高阈值的P型FinFET管；优点是在不影响电路性能的情况下，延时、功耗和功耗延时积均较小，写操作时噪声容限较大，电路功能稳定性较高。
- 具有重写能力和低写放大的非易失性存储器-201410096590.2
- H·纳扎里安;S·T·阮 - 科洛斯巴股份有限公司
- 2014-03-14 - 2019-09-03 - G11C7/18
- 本文描述了一种非易失性存储器架构，其具有为存储系统提供低写放大的写和重写能力。通过示例的方式公开了一种存储器阵列，其包括双端存储单元块和子块。该双端存储单元可被直接重写。在一些实施方式中促进了低至1的写放大值。此外，存储器阵列可具有输入输出复用器配置，从而降低了存储操作期间存储器架构的潜通路电流。
- 半导体器件-201410641746.0
- 洪德和;朴相一 - 爱思开海力士有限公司
- 2014-11-07 - 2019-07-16 - G11C7/18
- 一种半导体器件包括：第一单元阵列区，其被设置成与第二单元阵列区相邻；虚设单元区，其被设置在第一单元阵列区与第二单元阵列区之间，并且被配置成通过虚设位线将第一单元阵列区与第二单元阵列区区分开；第一组段输入/输出线，其被设置成从虚设位线的视角而言与第一单元阵列区相对应；以及第二组段输入/输出线，其被设置成从虚设位线的视角而言与第二单元阵列区相对应。
- 数码产生装置、一次性可编程存储器区块与数码产生方法-201610649388.7
- 翁伟哲;杨青松;徐清祥 - 力旺电子股份有限公司
- 2016-08-10 - 2019-07-05 - G11C7/18
- 本发明提供一种数码产生装置、一次性可编程存储器胞区块与数码产生方法。本发明的数码产生装置包括多个第一一次性可编程存储器胞，一参考信号供应器与一感测放大器。第一一次性可编程存储器胞耦接于一第一位线。参考信号供应器提供一参考信号。其中至少一第一一次性可编程存储器胞提供一读取电流给第一位线，感测放大器比较读取电流与参考信号以产生一输出码。参考信号电流值设置在一范围内，范围是根据对应至位计数最大值的位电流设置，这样输出码由至少一个第一一次性可编程存储器胞的制造变异(manufacturing variation)决定。
- 半导体存储器件及其操作方法-201510405106.4
- 林仁根;李珉圭 - 爱思开海力士有限公司
- 2015-07-10 - 2019-06-04 - G11C7/18
- 根据本发明的一实施例的半导体存储器件包括分别耦接至第一字线群组和第二字线群组的第一单元串和第二单元串。一种操作所述半导体存储器件的方法可以包括通过施加通过电压至所述第二字线群组以在所述第二单元串中形成通道；通过所述位线以将在所述第一单元串的存储单元中耦接至所述第一字线群组的选中的字线的选中的存储单元的数据反映在所述第二单元串的通道上；以及通过经由所述位线以感测所述第二单元串的电荷量，来确定选中的存储单元的数据。
- 虚设字线跟踪电路-201811226443.7
- 拉雷特·古普塔;吉滕达拉·达萨尼;维韦克·诺蒂亚;法赫尔丁·阿里·博赫拉 - ARM有限公司
- 2018-10-19 - 2019-04-30 - G11C7/18
- 本文描述的多种实现方式涉及一种集成电路。集成电路可以包括虚设字线电路，所述虚设字线电路具有经由虚设字线耦合到多个虚设字线负载的虚设字线驱动器。集成电路可以包括多路分配器电路，所述多路分配器电路耦合到虚设字线驱动器与多个虚设字线负载之间的虚设字线的第一路径。集成电路可以包括多路复用器电路，所述多路复用器电路耦合到多个虚设字线负载与虚设位线负载之间的虚设字线的第二路径。可以用一个或多个选择信号控制多路分配器电路和多路复用器电路以选择多个虚设字线负载中的至少一个。
- 具有EEPROM功能的闪存系统-201580042700.X
- H.V.特兰;H.Q.阮;N.杜;V.蒂瓦里 - 硅存储技术公司
- 2015-07-17 - 2019-04-30 - G11C7/18
- 本发明涉及具有EEPROM功能的闪存装置。所述闪存装置是字节可擦除的和位可编程的。
- 半导体存储器件-201810885804.2
- 薮内诚 - 瑞萨电子株式会社
- 2018-08-06 - 2019-02-26 - G11C7/18
- 本发明的目的在于提供一种半导体存储器件，其可以被高度集成并且减小由于VSS布线的寄生电容值而引起的电位波动(IR压降)。半导体存储器件包括：第一字线；第二字线；第一匹配线；第二匹配线；第一存储器单元，接合至第一字线、第二字线和第一匹配线；以及第二存储器单元，接合至第一字线、第二字线和第二匹配线。第一存储器单元和第二存储器单元布置为在平面图中彼此相邻，并且第一字线和第二字线是使用第一布线层中的布线形成的。第一匹配线和第二匹配线是使用设置为与第一布线层相邻的第二布线层中的布线形成的。第一字线和第二字线被设置为彼此平行地位于两条第一布线之间。第一匹配线和第二匹配线被设置为彼此平行地位于两条第二布线之间。
- 一些包括分层和/或其他特征的分段位线存储器阵列的系统和方法-201280069506.7
- 李新猷;董曾明;舒立伦 - GSI技术有限公司
- 2012-12-10 - 2018-10-30 - G11C7/18
- 描述了一种SRAM存储器件的分段位线和相关联的系统和方法，包括具有分层方面的分段位线的实施例，所述SRAM存储器件具有分段位线。在一个说明性实施方式中，每个分段位线可以包括局部位线、与局部位线连接的存储器单元、以及与局部位线耦接的传输门，其中，传输门被配置成与全局位线耦接。另外，在一些实施例中，分段位线被布置成分层阵列。在其他的实施方式中，SRAM存储器件可以被配置成包括全局位线和分段位线，分段位线包括分层，其中传输门被配置成将分段位线和全局位线连接和隔离。
- 存储器设备-201410189711.8
- M.刘易斯;P.杜普利斯 - 罗伯特·博世有限公司
- 2014-05-07 - 2018-09-21 - G11C7/18
- 本发明涉及一种具有主存储器元件（110）的存储器设备（100）。根据本发明，存储器设备（100）具有分析设备（120），该分析设备被构造为确定主存储器元件（110）是否经历状态改变（212）并且将副存储器元件（130）操控为，使得当（a）主存储器元件（110）经历状态改变（212）时，副存储器元件（130）不实施状态改变（212），以及当（b）主存储器元件（110）未经历状态改变（212）时，副存储器元件（130）实施状态改变（212）。
- 共享位线MRAM的系统和方法-201580065136.3
- X·朱;X·李;S·H·康 - 高通股份有限公司
- 2015-11-19 - 2018-09-18 - G11C7/18
- 一种STT磁性存储器，其包括毗邻列的STT磁性存储器元件，这些STT磁性存储器元件具有顶部电极和底部电极。共享位线耦合到至少两个毗邻列中的STT磁性存储器元件的顶部电极。毗邻列中的一列中的STT磁性存储器元件的底部电极选择性地耦合到一条源线，并且毗邻列之中的另一列中的STT磁性存储器元件的底部电极选择性地耦合到另一条源线。
- 三维半导体器件及其制造方法-201410012777.X
- 朴镇泽;金森宏治;朴泳雨;李载悳 - 三星电子株式会社
- 2014-01-10 - 2018-09-14 - G11C7/18
- 根据发明构思的示例实施方式，一种三维半导体器件，包括：存储单元阵列，包括可以三维布置的存储单元，该存储单元阵列包括在平面图中的左侧和其对面的右侧、以及顶侧和其对面的底侧；至少一个字线解码器，邻近于存储单元阵列的左侧和右侧中的至少一个；页面缓冲器，邻近于存储单元阵列的底侧；和串选择线解码器，邻近于存储单元阵列的顶侧和底侧之一。
- 计数器电路和包括其的半导体器件-201410160563.7
- 贾东润 - 爱思开海力士有限公司
- 2014-04-21 - 2018-09-04 - G11C7/18
- 一种计数器电路包括：下计数信号发生单元，适用于产生低比特；上计数信号发生单元，适用于产生高比特；以及控制单元，适用于响应于控制信号而确定计数路线，以及基于确定的路线来控制下计数信号发生单元和上计数信号发生单元，其中，在第一路线中响应于低比特而产生高比特，以及在第二路线中响应于高比特而产生低比特。
- 具有非对称布局的电路-201610146070.7
- 陈瑞麟;张峰铭;黄怀莹;林建隆;王屏薇 - 台湾积体电路制造股份有限公司
- 2016-03-15 - 2018-08-31 - G11C7/18
- 本发明提供了具有非对称布局的电路。电路包括第一电压线、与第一电压线平行的第二电压线、介于第一电压线与第二电压线之间的位线。位线以设计规则所允许的最小距离与第一电压线分离。与到第二电压线的距离相比较，位线更靠近第一电压线。介于位线与第一电压线之间的第一电容值不同于介于位线与第二电压线之间的第二电容值。
- 用于减少在存储器读存取期间的电力假信号的静态随机存取存储器(SRAM)全局位线电路及其相关方法和系统-201480062055.3
- 乔舒亚·兰斯·帕克特;史蒂芬·爱德华·莱尔斯;贾森·菲利浦·马茨洛夫 - 高通股份有限公司
- 2014-11-25 - 2018-08-28 - G11C7/18
- 本发明揭示用于减少在读存取期间的假信号的静态随机存取存储器SRAM全局位线电路及其相关方法和系统。SRAM中的全局位线方案可以减少输出负荷，从而减少电力消耗。在某些实施例中，SRAM包含SRAM阵列。所述SRAM包含用于每一SRAM阵列的列的全局位线电路。每一全局位线电路包含存储器存取电路，所述存储器存取电路预充电对应于SRAM阵列中的位单元的局部位线。将从所选择位单元读取的数据从其局部位线读取到聚合的读位线(局部位线的聚合)上。所述SRAM包含将数据从聚合的读位线发送到全局位线上的位线评估电路。基于时钟触发的下降转变将数据发送到所述全局位线上，而不是基于时钟触发的上升转变发送数据。可以采用全局位线方案以减少假信号和电力消耗的增加。
- 顺序串接式多芯片的内存结构-201310690151.X
- 林正隆 - 森富科技股份有限公司
- 2013-12-17 - 2018-08-07 - G11C7/18
- 一种顺序串接式多芯片的内存结构，用以进行1600MHz以上及1600MHz以下的数据传输，其包含有基板；数个以数组方式设置于基板至少一面上的内存晶粒，各内存晶粒分别具有控制地址单元；以顺序串接内存晶粒方式连接各控制地址单元的布局线路；设于布局线路一端的处理单元；以及设于布局线路一端的反射讯号吸收单元。藉此，可利用该顺序串接内存晶粒的布局线路，大幅缩短各内存晶粒与布局线路间的距离，并同时使各控制地址单元间的布局线路缩短，而达到有效缩短线路布局以及简化线路设计的功效。
- 多端口存储器件的方法及其结构-201310292129.X
- P·H·派雷;J·D·伯纳特 - 恩智浦美国有限公司
- 2013-07-12 - 2018-08-07 - G11C7/18
- 本发明涉及多端口存储器件的方法及其结构。存储器件（10）包括使用衬底（128）形成的存储单元（11）、用于运载数据位的真位线（BL0）、以及用于运载为互补形式的所述第一真位线运载的所述数据位的互补位线（BL0B）。所述真位线耦接到所述存储单元并且在所述衬底上方横向延伸。所述真位线和所述互补位线彼此相邻并且在衬底上方垂直地堆叠。
- 半导体存储器装置-201710525414.X
- 林相吾 - 爱思开海力士有限公司
- 2017-06-30 - 2018-05-25 - G11C7/18
- 本发明提供一种半导体存储器装置。半导体存储器装置可以包括：存储器单元阵列，其包括多个存储器单元；以及外围电路，其被设置在存储器单元阵列下方。外围电路可以包括：位线接触区域，其电联接到存储器单元阵列；第一页面缓冲器组，其被设置在位线接触区域的第一侧部分上；以及第二页面缓冲器组，其被设置在位线接触区域的第二侧部分上。
- 一种存储阵列块及半导体存储器-201721440286.0
- 不公告发明人 - 睿力集成电路有限公司
- 2017-10-30 - 2018-05-01 - G11C7/18
- 本实用新型提出一种存储阵列块，包括阵列分布的多个存储阵列部，其中每个所述存储阵列部的内部分别设有横向分布的多个阵列负载；多个行向负载，分别与多个存储阵列部连接；多条列信号线，与沿直线纵向分布的多个所述阵列负载连接；行信号线，分别与所述多个行向负载连接；第一信号线驱动单元，分别与所述多条列信号线和行信号线连接；第二信号线驱动单元，分别与所述行信号线和/或所述多条列信号线的连接。本实用新型通过两端同时驱动，可以减小单个驱动单元的尺寸。另外，还可以加快长/重负载信号线的响应，用以抵消长线的时间延迟影响，从而实现长/重负载信号的快速控制和时序优化。
- 一种存储阵列块及半导体存储器-201711033349.5
- 不公告发明人 - 睿力集成电路有限公司
- 2017-10-30 - 2018-01-23 - G11C7/18
- 本发明提出一种存储阵列块，包括阵列分布的多个存储阵列部，其中每个所述存储阵列部的内部分别设有横向分布的多个阵列负载；多个行向负载，分别与多个存储阵列部连接；多条列信号线，与沿直线纵向分布的多个所述阵列负载连接；行信号线，分别与所述多个行向负载连接；第一信号线驱动单元，分别与所述多条列信号线和行信号线连接；第二信号线驱动单元，分别与所述行信号线和/或所述多条列信号线的连接。本发明通过两端同时驱动，可以减小单个驱动单元的尺寸。另外，还可以加快长/重负载信号线的响应，用以抵消长线的时间延迟影响，从而实现长/重负载信号的快速控制和时序优化。
- 三维导线的装置和方法-201410033697.2
- 林志宇;林高正;王俐文;陈炎辉 - 台湾积体电路制造股份有限公司
- 2014-01-23 - 2017-12-19 - G11C7/18
- 本发明公开了三维导线的装置和方法，所述装置包括第一层级中的第一存储列段，第二层级中的第二存储列段，以及将第一存储列段连接至第二存储列段的导线。在一些实施例中，导线在第一层级中设置在存储列的第一侧上和在第二层级中设置在存储列的第二侧上。
- 存储器的操作方法-201210048689.6
- 江红;徐翌;肖军;孔蔚然;李冰寒 - 上海华虹宏力半导体制造有限公司
- 2012-02-28 - 2017-12-08 - G11C7/18
- 一种存储器及其操作方法。所述存储器包括包含多个共源极存储单元的存储单元阵列，所述多个共源极存储单元分别包括两个子存储单元，各个子存储单元分别对应一条位线，并且各条位线的电性独立。本发明存储器中的各个子存储单元分别对应一条位线，并且各条位线的电性独立，从而在编程操作过程中，就可以有效地避免对其他不需要编程操作的存储单元的串扰。
- 具有垂直位线和阶梯字线以及垂直开关的三维存储器及其方法-201380041322.4
- R.E.朔伊尔莱因;R-A.塞尔尼 - 桑迪士克科技有限责任公司
- 2013-06-04 - 2017-09-22 - G11C7/18
- 一种具有垂直局部位线和全局位线的三维存储器包括形成为垂直结构的薄膜晶体管(TFT)形式的成一线垂直开关，以将局部位线转换到全局位线。TFT实施为由强连接选择栅极转换由局部位线携载的最大电流，强连接选择栅极必须配合在局部位线周围的空间内。选择栅极的最大厚度用沿着x方向从局部位线的两侧专门占据该空间的选择栅极实现。一行的用于奇数和偶数位线的开关交错排列且在z方向偏移，从而偶数和奇数局部位线的选择栅极沿着x方向不重合。卷绕的选择栅极进一步增强了转换。
- 半导体存储器件-201210122217.0
- 朴镇寿 - 爱思开海力士有限公司
- 2012-04-20 - 2017-07-18 - G11C7/18
- 一种半导体存储器件，包括存储器单元阵列，所述存储器单元阵列包括每个与位线耦接的存储块组；页缓冲器组，所述页缓冲器组与第一存储块组的第一位线耦接，并且被配置成根据在编程操作中将存储在存储器单元中的数据来控制第一存储块组的第一位线的电压，并且被配置成在读取操作中感测第一位线的电压；至少一个位线耦接电路，所述位线耦接电路被配置成通过响应于位线耦接信号来选择性耦接第一至第n存储块组的第一位线而将在所述存储块组之中选择的第n存储块组的第一位线与所述页缓冲组耦接；以及位线控制电路，所述位线控制电路被配置成响应于位线控制信号来控制存储块组的第二位线。
- 半导体存储器件-201210190890.8
- 权兑辉;金有声 - 爱思开海力士有限公司
- 2012-06-11 - 2017-05-10 - G11C7/18
- 本发明涉及一种半导体存储器件，包括字线，其层叠在具有多个存储器块区的衬底之上；选择线，其布置在所述字线之上；垂直沟道层，其形成以穿透所述选择线和所述字线并延伸到所述衬底；以及电荷俘获层，其安置在所述字线和所述垂直沟道层之间；其中，所述层叠字线通过存储器块组分离，每个存储器块组包括两个或两个以上的存储器块区。
- 大容量存储器-201620921329.6
- 赵立新;乔劲轩;董小英 - 格科微电子（上海）有限公司
- 2016-08-23 - 2017-04-05 - G11C7/18
- 本实用新型提供一种大容量存储器，包括多条依次排列的位线，其中，至少部分依次相邻的若干条位线均由彼此断开的多个子位线构成，且所有的子位线呈阵列分布，每一列的所述子位线连接同一输入/输出单元。本实用新型中，通过将存储器中的位线分成多段的子位线，分别对每一列的子位线进行单独控制，从而提升存储器的读写速度，实现大容量低功耗的存储器。
- 内存装置-201620653733.X
- 萧志成 - 萧志成
- 2016-06-28 - 2017-02-15 - G11C7/18
- 本实用新型公开一种内存装置，该内存装置包含多条沿一第一方向延伸字符线，以及至少一内存单元。该至少一内存单元包含多个内存组件，至少一条位元线，以及至少一条行字符线。该多个内存组件沿相异于该第一方向的一第二方向排列。该至少一条位元线沿该第二方向延伸，且用以传输一被选择的内存组件的数据。该至少一条行字符线沿该第二方向延伸，且用以控制该多个内存组件和该至少一条位元线之间的电性连接。其中该被选择的内存组件是被一相对应的字符线及该至少一条行字符线所选择。本实用新型提供的内存装置可以减少功率消耗。
- 大容量存储器-201610705539.6
- 赵立新;乔劲轩;董小英 - 格科微电子（上海）有限公司
- 2016-08-23 - 2016-12-21 - G11C7/18
- 本发明提供一种大容量存储器，包括：多条依次排列的位线，其中，至少部分依次相邻的若干条位线均由彼此断开的多个子位线构成，且所有的子位线呈阵列分布，每一列的所述子位线连接同一输入/输出单元。本发明中，通过将存储器中的位线分成多段的子位线，分别对每一列的子位线进行单独控制，从而提升存储器的读写速度，实现大容量低功耗的存储器。
- 一种存储器阵列中位线引出电路和存储器-201410491963.6
- 舒清明;胡洪;张建军 - 北京兆易创新科技股份有限公司
- 2014-09-23 - 2016-04-20 - G11C7/18
- 本发明公开了一种存储器阵列中位线引出电路和存储器，该电路包括：将所述存储器阵列中的位线划分为第一类位线和第二类位线；所述第一类位线通过第一方向引出，并与第一译码电路连接；所述第二类位线通过第二方向引出，并与第二译码电路连接。本发明通过将存储器阵列的位线分为第一类位线和第二类位线，第一类位线通过第一方向引出并连接至第一译码电路，第二类位线通过第二方向引出并连接至第二译码电路，使位线排列疏松，只占据了较少的存储器版图面积，相应的增加了译码电路的面积，并且在有限的布线通道中能够使位线全部连接至译码电路，能够有效解决位线布线通道不足的问题，实现了节省版图面积、增加译码电路面积、提高存储器性能的效果。
- 包含三维阵列结构的半导体存储器装置-201510405997.3
- 安正烈;李闰敬 - 爱思开海力士有限公司
- 2015-07-10 - 2016-01-20 - G11C7/18
- 一种半导体存储器装置可以包含耦接至共源极线的源极选择晶体管；耦接在所述源极选择晶体管于正常存储单元之间的源极侧虚设存储单元；以及耦接至位线的漏极选择晶体管。所述半导体存储器装置可以包含耦接在漏极选择晶体管与正常存储单元之间的漏极侧虚设存储单元。所述源极侧虚设存储单元的数量比所述漏极侧虚设存储单元的数量少，并且所述漏极选择晶体管的数量比所述源极选择晶体管少。
- 专利分类
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
