[发明专利]半导体装置的制造方法以及存储介质有效
申请号: | 200810145897.1 | 申请日: | 2008-08-18 |
公开(公告)号: | CN101369537A | 公开(公告)日: | 2009-02-18 |
发明(设计)人: | 成重和树;长仓幸一 | 申请(专利权)人: | 东京毅力科创株式会社 |
主分类号: | H01L21/311 | 分类号: | H01L21/311;H01L21/768 |
代理公司: | 北京尚诚知识产权代理有限公司 | 代理人: | 龙淳 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种半导体装置的制造方法以及存储介质,能够每次在对基板上形成的有机膜进行蚀刻时得到良好的蚀刻形状。该半导体装置的制造方法包括:利用等离子体对含硅膜进行蚀刻,转印该含硅膜上的图案掩模的图案的工序;除去所述图案掩模使所述含硅膜的表面露出的工序;利用等离子体中的氧活性种通过所述含硅膜的图案对所述有机膜的表面进行蚀刻,由此形成凹部的工序;之后溅射所述含硅膜从而在所述凹部的内壁上形成由含硅物构成的保护膜的工序;和利用等离子体中的氧活性种通过所述含硅膜的图案沿更深方向对凹部进行蚀刻,从而形成孔或者槽的工序,通过这样,因为能够从氧活性种保护凹部侧壁的同时进行蚀刻,所以能够得到良好的图案形状。 | ||
搜索关键词: | 半导体 装置 制造 方法 以及 存储 介质 | ||
【主权项】:
1.一种半导体装置的制造方法,利用等离子体对从下方开始以有机膜、含硅膜和图案掩模的顺序层叠有该有机膜、含硅膜和图案掩模的基板进行蚀刻而在所述有机膜上形成孔或者槽,该制造方法的特征在于,包括下述工序:利用等离子体对所述含硅膜进行蚀刻,将所述图案掩模的图案转印到该含硅膜上的工序;接着利用等离子体除去所述图案掩模,使所述含硅膜的表面露出的工序;利用等离子体中的氧活性种通过所述含硅膜的图案对所述有机膜的表面进行蚀刻,由此形成深度比该有机膜的厚度小的凹部的工序;之后溅射所述含硅膜从而在所述凹部的内壁面形成由含硅物构成的保护膜的工序;和利用等离子体中的氧活性种通过所述含硅膜的图案沿着更深的方向对形成有所述保护膜的有机膜的凹部进行蚀刻,从而形成孔或者槽的工序。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东京毅力科创株式会社,未经东京毅力科创株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200810145897.1/,转载请声明来源钻瓜专利网。
- 上一篇:电路板测试方法
- 下一篇:电介质隔离型半导体装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造