[发明专利]用于半导体倒装芯片封装的衬底和过程有效
| 申请号： | 200780027812.3 | 申请日： | 2007-07-23 |
| 公开（公告）号： | CN101496168A | 公开（公告）日： | 2009-07-29 |
| 发明（设计）人： | 郭志华;谭伊睛 | 申请（专利权）人： | 智识投资基金27有限责任公司 |
| 主分类号： | H01L23/498 | 分类号： | H01L23/498;H01L23/31;H01L21/56;H01L21/60;H05K3/34 |
| 代理公司： | 北京北翔知识产权代理有限公司 | 代理人： | 谢 静;杨 勇 |
| 地址： | 美国内*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于倒装芯片封装的半导体封装结构包括衬底(830)和芯片(820)。衬底(830)至少包括图案化电路层(860)和绝缘层(832)。图案化电路层包括多个隆起垫(840)，绝缘层包括多个蚀孔(834)。隆起(810)被布置在芯片的活性表面上，该隆起可通过柱形隆起而获得。蚀孔填充有焊膏(870)，芯片的隆起穿入填充有焊料的蚀孔。 | ||
| 搜索关键词： | 用于 半导体 倒装 芯片 封装 衬底 过程 | ||
【主权项】：
1.一种用于倒装芯片封装的半导体封装衬底，所述倒装芯片封装包括结合到所述衬底的电路芯片，所述电路芯片具有多个焊料隆起，所述衬底包括：导电层，其包括图案化电路，和对应于所述多个焊料隆起的多个焊料隆起垫；和绝缘层，其覆盖导电层，并限定暴露所述焊料隆起垫的多个孔，每个孔被定位为当电路芯片被结合到衬底时容纳多个焊料隆起中相应一个的至少一部分，每个孔的横向直径是将要容纳于其中焊料隆起的横向直径的至少约1.5倍。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于智识投资基金27有限责任公司，未经智识投资基金27有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200780027812.3/，转载请声明来源钻瓜专利网。
