[发明专利]半导体结构的形成方法有效

申请号：	200710103307.4	申请日：	2007-05-18
公开（公告）号：	CN101170079A	公开（公告）日：	2008-04-30
发明（设计）人：	梁春升;陈宏铭;黄健朝;杨富量	申请（专利权）人：	台湾积体电路制造股份有限公司
主分类号：	H01L21/8238	分类号：	H01L21/8238;H01L21/336;H01L21/28;H01L27/092;H01L29/78;H01L29/417
代理公司：	隆天国际知识产权代理有限公司	代理人：	陈晨
地址：	中国台***	国省代码：	中国台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：	本发明提供一种半导体结构的形成方法，包括：提供半导体基底，其具有PMOS区域以及NMOS区域；形成PMOS元件于该PMOS区域，包括：形成第一栅极叠层于半导体基底上；形成第一补偿间隙壁于第一栅极叠层侧壁；使用第一补偿间隙壁作为掩模，而形成应激源于该半导体基底中；及外延成长第一凸出源极/漏极延伸区域于该应激源上，且连接该第一补偿间隙壁；以及形成NMOS元件于NMOS区域，包括：形成第二栅极叠层于该半导体基底上；形成第二补偿间隙壁于第二栅极叠层侧壁；使用第二补偿间隙壁作为掩模，外延成长第二凸出源极/漏极延伸区域于半导体基底上；以及形成深源极/漏极区域，其连接第二凸出源极/漏极延伸区域。本发明可以改善MOS装置的性能。
搜索关键词：	半导体结构形成方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

1.一种半导体结构的形成方法，包括：提供半导体基底，其具有PMOS区域以及NMOS区域；形成PMOS元件于该PMOS区域，包括：形成第一栅极叠层于该半导体基底上；形成第一补偿间隙壁于该第一栅极叠层的侧壁；使用该第一补偿间隙壁作为掩模，而形成应激源于该半导体基底之中，其中该应激源的顶部表面大体上与该半导体基底的顶部表面齐平或者高于该半导体基底的该顶部表面；及外延成长第一凸出源极/漏极延伸区域于该应激源上，且连接该第一补偿间隙壁，其中该第一凸出源极/漏极延伸区域原位掺杂有第一P型杂质；以及形成NMOS元件于该NMOS区域，包括：形成第二栅极叠层于该半导体基底上；形成第二补偿间隙壁于该第二栅极叠层的侧壁；使用该第二补偿间隙壁作为掩模，外延成长第二凸出源极/漏极延伸区域于该半导体基底上，其中该第二凸出源极/漏极延伸区域原位掺杂有第一N型杂质；以及形成深源极/漏极区域，其连接该第二凸出源极/漏极延伸区域，其中该深源极/漏极区域不含形成于该半导体基底之中的应激源。

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/200710103307.4/，转载请声明来源钻瓜专利网。

同类专利

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]半导体结构的形成方法有效

专利文献下载