[发明专利]存储器地址生成电路和使用该电路的存储控制器有效
| 申请号： | 200610004234.9 | 申请日： | 2006-02-13 |
| 公开（公告）号： | CN1828767A | 公开（公告）日： | 2006-09-06 |
| 发明（设计）人： | 林敏洙 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11C8/00 | 分类号： | G11C8/00;G11C11/4063 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 黄小临;王志森 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种存储器地址生成电路和包括该存储器地址生成电路的存储控制器，用户通过该电路可以根据应用该存储器的环境自由地选择生成存储器地址的方法。存储器地址生成电路包括CAS地址选择电路和RAS地址选择电路。CAS地址选择电路使用N(N是整数)个列地址信号和M(M是整数)个CAS地址选择信号输出CAS地址信号。RAS地址选择电路使用K(K是整数)个行地址信号和L(L是整数)个RAS地址选择信号输出RAS地址信号。存储器地址生成电路控制CAS地址选择信号和RAS地址选择信号来执行最适合使用该存储器的系统的存储映射。 | ||
| 搜索关键词： | 存储器 地址 生成 电路 使用 存储 控制器 | ||
【主权项】：
1.一种用于存取包括多个存储器存储体的存储器的存储器地址生成电路，每个存储器存储体被分成多个预定大小的页面，该存储器地址生成电路包括：列地址选通(CAS)地址选择电路，其使用多个列地址信号和多个CAS地址选择信号输出CAS地址信号；和行地址选通(RAS)地址选择电路，其使用多个行地址信号和多个RAS地址选择信号输出RAS地址信号，其中，该存储器地址生成电路控制CAS地址选择信号和RAS地址选择信号来执行最适合于使用该存储器的系统的存储映射方法。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610004234.9/，转载请声明来源钻瓜专利网。
- 上一篇：同步环
- 下一篇：反射型偏振片、积层光学部件及液晶显示装置
- 同类专利
- 基于功能亲和度分组的配置状态寄存器-201880073154.X
- M·K·克施温德;V·萨拉普拉 - 国际商业机器公司
- 2018-11-02 - 2023-09-05 - G11C8/00
- 基于功能亲和度分组的配置状态寄存器。获得针对其分配了存储器的存储器内配置状态寄存器的标识。基于该标识，确定到存储器的偏移，该存储器内配置状态寄存器被存储在该偏移处。偏移是基于存储器内配置状态寄存器的功能亲和度而被分配给存储器内配置状态寄存器的。至少使用该偏移来访问存储器内配置状态寄存器。
- 存储器地址管理技术-202211384279.9
- D·Y·卡奥 - 美光科技公司
- 2022-11-07 - 2023-05-12 - G11C8/00
- 本申请案涉及存储器地址管理技术。一种主机系统可传输用以将数据存储在存储器系统处的写入命令而不将例如逻辑地址的地址传输到所述存储器系统。在一些实例中，所述存储器系统可使用指示所述存储器系统的可用位置的起始地址的一或多个指针为所述数据产生物理地址。所述存储器系统可传输所述所产生地址的指示，例如所述物理地址、对应逻辑地址或选定指针的指示。在一些情况下，产生所述地址与存储所述数据可在时间上至少部分地重叠。
- 具有输入/输出数据速率对齐的存储器部件-201780035329.3
- F·A·韦尔;J·E·林斯塔特;T·帕尔奇 - 拉姆伯斯公司
- 2017-07-07 - 2023-04-28 - G11C8/00
- 在由核心存储阵列的数据输出带宽所约束的第一时间间隔上从存储器部件的核心存储阵列中读取第一数据。在从核心存储阵列中读取之后，在比第一时间间隔更短、并且与比核心存储阵列的数据输出带宽更大的数据传输带宽相对应的第二时间间隔之上从存储器部件输出该第一数据。
- 闪存存储器的操作方法及装置-202211552294.X
- 张黄鹏 - 长江存储科技有限责任公司
- 2021-01-25 - 2023-03-14 - G11C8/00
- 本发明提供了一种闪存存储器的操作方法及装置，操作方法包括：在对所述闪存存储器进行数据操作时，向所述闪存存储器写入操作命令；所述操作命令至少包括地址信息；所述地址信息包括数据地址和补偿特征值；所述闪存存储器包括外围电路和存储单元阵列；所述外围电路根据所述补偿特征值调节数据操作参数并对所述存储单元阵列中所述数据地址处的数据执行所述数据操作。本发明在对闪存存储器进行数据操作时，将补偿特征值设置于地址信息中，无需额外引入特征值设置序列，从而大幅节省了闪存存储器数据操作时间，提升了器件性能。
- 闪存存储器的操作方法及装置-202110093103.7
- 张黄鹏 - 长江存储科技有限责任公司
- 2021-01-25 - 2023-01-17 - G11C8/00
- 本发明提供了一种闪存存储器的操作方法及装置，操作方法的特征在于：在对所述闪存存储器进行数据操作时，向所述闪存存储器写入操作命令；所述操作命令至少包括地址信息；所述地址信息包括数据地址和补偿特征值；所述闪存存储器包括外围电路和存储单元阵列；所述外围电路根据所述补偿特征值调节数据操作参数并对所述存储单元阵列中所述数据地址处的数据执行所述数据操作。本发明在对闪存存储器进行数据操作时，将补偿特征值设置于地址信息中，无需额外引入特征值设置序列，从而大幅节省了闪存存储器数据操作时间，提升了器件性能。
- 全耗尽型绝缘体上硅闪存存储器设计-201680059275.X
- H.V.陈;A.李;T.武;H.Q.阮 - 硅存储技术公司
- 2016-09-14 - 2021-09-07 - G11C8/00
- 本发明涉及一种闪存存储器系统，其中一个或多个电路区块利用全耗尽型绝缘体上硅晶体管设计来使泄漏最小化。
- 目标行刷新方法及存储器装置中所采用的决策电路-202011460400.2
- 赖亚群;吴柏勋;许人寿 - 晶豪科技股份有限公司
- 2020-12-11 - 2021-08-06 - G11C8/00
- 一种目标行刷新方法包括：提供第一先进先出缓冲器作为具有M个条目的第一数据表，第一数据表的每一条目能够储存目标行地址的信息；提供第二先进先出缓冲器作为具有K个条目的第二数据表，分别能够储存相同或不同的候选行地址；输入地址寄存器以接收输入地址；判断输入地址寄存器中的输入地址是否符合第一数据表中所记录的地址信息；当不符合时，根据采样策略使用输入地址来决定是否更新目标行锁存器的信息，以决定是否对比输入地址与第二数据表中所记录的地址数据来决定目标行地址；以及执行目标行刷新操作以刷新一个或多个行。
- 具有非均匀刷新的存储器设备-201980015322.4
- T·沃吉尔桑 - 拉姆伯斯公司
- 2019-06-25 - 2020-10-20 - G11C8/00
- 一种集成电路存储器设备包括：存储单元阵列，被配置成多个存储体。每个存储体包括多个分段。寄存器存储装置存储表示逐分段刷新参数的逐分段值。刷新逻辑根据对应的逐分段值来刷新每个分段。
- 一种地址匹配电路-201610646134.X
- 王礼维 - 武汉新芯集成电路制造有限公司
- 2016-08-09 - 2019-05-28 - G11C8/00
- 本发明涉及存储器地址侦测领域，尤其涉及应用于大容量存储器的一种地址匹配电路，包括一预充电电路、若干个比较电路以及并联的若干个放电电路；所述预充电电路的输出端连接至一匹配信号；每个所述比较电路的输出端分别连接至一放电电路的输入端；每个所述放电电路的输出端并联连接至所述匹配信号。本发明的地址匹配电路使用传输门和反相器组成基本的同或/异或单元，面积小、功耗低，地址匹配速度高，并且使用预充电和并行放电机制，实现大容量地址匹配结果输出。
- 地址检测电路和包括其的存储器件-201410437498.8
- 池性洙;许咏植 - 爱思开海力士有限公司
- 2014-08-29 - 2019-03-26 - G11C8/00
- 一种地址检测电路可以包括：一个或多个地址储存单元；初始化单元，适于删除具有大于N的值的储存在地址储存单元中的地址，其中，所述值通过将相应的地址被储存之后地址已经被输入的相应的总输入次数除以与储存的地址相对应的相应的输入次数来获得；检测单元，适于从储存在一个或多个地址储存单元中的地址中检测输入次数为参考次数或更多次的地址；以及选择单元，适于选择未储存地址的地址储存单元，并且将输入地址储存在选中的地址储存单元中。
- 用于使用延迟锁相回路的记忆体装置的节能设备及方法-201380040574.5
- Q·哈桑;C·兹特劳;S·罗斯内;S·迪布瓦 - 赛普拉斯半导体公司
- 2013-07-31 - 2018-06-01 - G11C8/00
- 实施例是指透过同步时脉信号在高频率用于记忆体数据传输时减少耗电量。延迟锁相回路(DLL)电路是用于产生该同步时脉信号。DLL电路只要正在输出该同步时脉信号即消耗电量。描述节能装置及方法，其中，当记忆体数据存取活跃时启动该DLL电路，而当记忆体存取闲置时该DLL电路被关闭。
- 存储控制器中的存储仿真-201680028889.1
- T·R·埃尔哈特 - 波利伍德有限责任公司
- 2016-03-21 - 2018-01-26 - G11C8/00
- 提供一种操作存储控制器的方法。所述方法包括从主机接收第一主机数据业务，用于存储在存储系统内的第一分区中，第一主机数据业务被格式化用于存储在第一类型的数据存储器中，以及将第一主机数据业务转换为存储数据，该存储数据被格式化用于存储在第二类型的数据存储器中。该方法还包括将存储数据存储在第一分区中，通过主机接口从主机接收读取请求，并且检索来自第一分区的存储数据的一些或全部。该方法还包括将存储数据的一些或全部格式化为与第一主机数据业务兼容的格式，并且以与第一类型的数据存储器相对应的配置将格式化的数据传输到主机。
- 存储控制器中的可配置多级纠错-201680028940.9
- T·R·埃尔哈特 - 波利伍德有限责任公司
- 2016-03-20 - 2018-01-19 - G11C8/00
- 一种操作存储控制器的方法，包括(a)从主机接收主机数据，用于存储在存储系统中的分区内，和(b)基于至少一个分区参数确定纠错代码级别的量。该方法还包括(c)将主机数据划分到多个有效负载中，(d)为有效负载提供元数据，(e)为有效负载和与每个有效负载相关联的元数据计算纠错代码，和(f)创建多个代码字，每个代码字包括有效负载和与有效负载对应的元数据和纠错代码。该方法包括(g)基于纠错代码级别的量，将代码字存储在存储系统中，或将代码字划分到多个进一步的有效负载中，根据步骤(d)至(g)反复地处理所述进一步的有效负载以提供纠错代码级别的量。
- 具有用于高可靠性操作的存储控制器的数据处理器和方法-201480049008.5
- 凯文·M·布朗德 - 超威半导体公司
- 2014-10-06 - 2016-04-20 - G11C8/00
- 一种数据处理器包括存储器访问代理和存储控制器。所述存储器访问代理产生到存储器的多个访问。所述存储控制器被耦接到所述存储器访问代理，并基于所述存储器的特性来按顺序安排所述多个存储器访问。所述存储器的所述特性包括行周期页面时间(tRCPAGE)，所述行周期页面时间(tRCPAGE)指示在预先确定的时间窗口内对所述存储器中的行的激活命令的可接受的数量。
- 用于媒体处理加速器的采集方法和装置-201280036339.6
- K·瓦伊蒂亚纳坦;B·G·雷迪 - 英特尔公司
- 2012-07-23 - 2014-04-09 - G11C8/00
- 描述了装置、系统和方法，包括将高速缓冲存储器线至少划分为最高有效部分和次最高有效部分，将高速缓冲存储器线内容存储在寄存器阵列中，以使得每一个高速缓冲存储器线的最高有效部分存储在寄存器阵列的第一行中且每一个高速缓冲存储器线的次最高有效部分存储在寄存器阵列的第二行中。第一行的第一寄存器部分的内容可以提供给桶形移位器，其中，可以对齐该内容且随后将该内容存储在缓冲器中。
- 用于存储器故障容限的方法和设备-201280032248.5
- 柯蒂斯·凌;瓦季姆·斯莫利亚科夫;蒂莫西·加拉格尔;格伦·古拉克 - 麦利尔公司
- 2012-02-06 - 2014-03-05 - G11C8/00
- 可使用多条数据线和多条位线来写入到存储器单元阵列和／或从存储器单元阵列读取。切换元件可在所述多条数据线与所述多条位线之间的不同映射中进行选择。所述阵列可(例如)由N个存储器单元组成，所述多条位线可由N条位线组成，且所述多条数据线可由N条数据线组成，其中N为大于1的整数。对于其中数据块将被写入到所述阵列的写入操作来说，可至少部分地基于所述数据块对所述存储器单元阵列中的有故障存储器单元的敏感程度来控制所述切换元件的配置。
- 测量初始化电路-201280016528.7
- 阿伦·威利;马炎涛 - 美光科技公司
- 2012-03-08 - 2013-12-18 - G11C8/00
- 本发明描述测量初始化电路。可通过两个停止信号中的任一者来停止开始信号穿过可变延迟线的传播。一个停止信号对应于参考时钟信号的上升沿。第二停止信号对应于所述参考时钟信号的下降沿。响应于所述第一停止信号及所述第二停止信号中的最先到达者而停止所述开始信号传播。因此，在一些实例中，可响应于所述参考时钟信号的上升或下降沿而停止穿过可变延迟线的开始信号传播。
- 半导体器件以及集成半导体器件-201110145906.9
- 岛田学;黑田真实 - 索尼公司
- 2011-06-01 - 2011-12-14 - G11C8/00
- 本发明提供了半导体器件和半导体集成器件。该半导体器件包括：半导体标识符保持部件，配置为保持用于标识半导体器件的半导体标识符；以及控制部件，配置以使得一旦在接收到保持半导体标识符的外部输入指令之后经过预定时间段，控制部件就发布保持紧接在下游的半导体器件的半导体标识符的指令给紧接在该半导体器件下游的半导体器件，以及在接收到外部输入指令的时间点与发布保持其半导体标识符的指令给紧接在下游的半导体器件的时间点之间的时间段期间，控制部件使得半导体标识符保持部件保持外部输入标识符。
- 用于降低电路复杂度的非二进制解码器架构以及控制信号逻辑-200980152545.1
- 马蒂亚斯·N·特罗科利 - 奈克斯特生物测定学公司
- 2009-11-04 - 2011-11-30 - G11C8/00
- 公开了一种解码器，其用于响应时钟信号输入顺序使能输出，其包括对应于X个解码器输出的X个逻辑级。每个逻辑级都具有多个输入，其中每个逻辑级都包括少于log2X个用于接收时钟信号输入的输入。
- 切换式接口堆叠裸片存储器架构-200980148540.1
- 乔·M·杰德罗;保罗·A·拉伯奇 - 美光科技公司
- 2009-10-29 - 2011-11-09 - G11C8/00
- 本文中所揭示的系统及方法包含可接收包含所请求存储器地址的存储器请求且可在不知晓是否需要修复地址的情况下将所述存储器请求直接发送到与堆叠式裸片存储器库相关联的地址解码器的那些系统及方法。如果对所述存储器请求的后续分析展示需要修复地址，那么可暂停对所述所请求存储器地址的过程中解码且起始对所述修复地址的解码。
- 逻辑单元操作-200980148541.6
- 特洛伊·A·曼宁 - 美光科技公司
- 2009-10-14 - 2011-11-09 - G11C8/00
- 本发明包含用于逻辑单元操作的方法及装置。一个装置实施例包含若干个逻辑单元，其中所述若干个逻辑单元中的每一者具有唯一地址。所述装置包含控制电路，所述控制电路耦合到所述若干个逻辑单元且任选地经配置以借助若干个命令中的一者及一个地址来控制所述若干个逻辑单元中的一者以上。
- 一种多层单元闪存读写方法、装置及存储设备-201010144789.X
- 李志雄;邓恩华 - 深圳市江波龙电子有限公司
- 2010-04-06 - 2011-10-12 - G11C8/00
- 本发明适用于闪存技术领域，提供了一种多层单元闪存读写方法、装置及存储设备，所述方法包括下述步骤：计算多层单元闪存中最低有效位页对应的存储地址，将数据写入所述最低有效位页对应的存储地址。在本发明实施例中，通过计算多层单元闪存中最低有效位页对应的存储地址，将数据写入最低有效位页对应的存储地址，提高了多层单元闪存的稳定性，由于只对多层单元闪存中稳定可靠的最低有效位页读写，相应的可以提高多层单元闪存存储设备的稳定性。
- 与标准存储器模块管脚兼容的存储器模块中的独立可控制和可重新配置的虚拟存储器设备-200880131477.6
- 安廷镐;N·P·朱皮;R·S·施赖伯 - 惠普开发有限公司
- 2008-08-08 - 2011-09-07 - G11C8/00
- 本发明各个实施例涉及多核存储器模块。在一个实施例中，存储器模块（500）包括：存储器芯片；以及多路分配器寄存器（502），其电子地连接到每一个所述存储器芯片和存储器控制器。所述存储器控制器根据变化的性能和/或能量效率需求将所述存储器芯片中的一个或多个分组为至少一个虚拟存储器设备。所述多路分配器寄存器（502）被配置为：接收标识所述虚拟存储器设备中的一个的命令，并且将所述命令发送到标识的虚拟存储器设备的存储器芯片。在特定实施例中，所述存储器芯片可以是动态随机存取存储器芯片。
- 存储器模块中独立受控的虚拟存储器设备-200880131469.1
- 安廷镐;N.P.朱皮;J.B.莱弗里奇 - 惠普开发有限公司
- 2008-08-08 - 2011-09-07 - G11C8/00
- 本发明的各个实施例涉及多核存储器模块。在一个实施例中，存储器模块（500）包括至少一个虚拟存储器设备和布置在该至少一个虚拟存储器设备和存储器控制器之间的多路分配器寄存器（502）。该多路分配器寄存器从该存储器控制器接收标识该至少一个虚拟存储器设备之一的命令且将该命令发送到标识的虚拟存储器设备。另外，该至少一个虚拟存储器设备包括至少一个存储器芯片。
- 存储器的电性地址与拓扑地址的转换方法-200910197117.2
- 闻华 - 中芯国际集成电路制造(上海)有限公司
- 2009-10-13 - 2011-05-04 - G11C8/00
- 本发明公开了一种存储器的电性地址与拓扑地址的转换方法，所述电性地址和所述拓扑地址分别具有相同位数的多个逻辑变量，通过将所述拓扑地址的任一个逻辑变量视为所述电性地址的所有逻辑变量的逻辑函数，从而采用奎因-麦克卢斯基算法求出所述拓扑地址的任一个逻辑变量的最简化表达式，或者将所述电性地址的任一个逻辑变量视为所述拓扑地址的所有逻辑变量的逻辑函数，从而采用奎因-麦克卢斯基算法求出所述电性地址的任一个逻辑变量的最简化表达式。
- 存储装置管理系统及方法、及其相关存储装置-200910138103.3
- 周继扬;周佩燕;林育中 - 英属开曼群岛商康帝国际科技股份有限公司
- 2009-04-30 - 2010-11-03 - G11C8/00
- 一种存储装置管理系统及方法。系统包括存储装置与电子装置。存储装置具有唯一辨识码、与包括多个分区的公开区域。每个分区包括解译模块。电子装置选择其中一个分区，从存储装置的选定的分区中读取解译模块，且执行解译模块。解译模块读取唯一辨识码，且转译此唯一辨识码为特定唯一辨识码。电子装置依据此特定唯一辨识码对于存储装置进行近端或远程的管理。
- 用于并行存储器阵列的块寻址-200880102231.6
- 戴维·埃格尔斯顿 - 美光科技公司
- 2008-06-30 - 2010-07-07 - G11C8/00
- 本发明揭示设备及方法，其提供两个或两个以上存储器阵列(502、504)的块的关联映射，使得可为了速度而以交替方式读取或可为了将数据提供到相对较宽的数据通道而平行地读取来自所述两个或两个以上存储器阵列的良好块的数据(例如数据页)。这避免需要处理器干预来存取数据且可通过在被配置的情况下提供交替读取来自两个或两个以上阵列(502、504)的数据的能力而增加数据吞吐量。举例来说，当一个阵列正将数据加载到高速缓冲存储器(206/208)时，存储器装置可正在提供已经加载到所述高速缓冲存储器(206/208)的数据。
- 固态存储器装置中的存储器单元的模拟感测-200880025242.9
- 维沙尔·萨林;辉俊胜;弗朗姬·F·鲁帕尔瓦尔 - 美光科技公司
- 2008-07-14 - 2010-06-23 - G11C8/00
- 本发明揭示一种存储器装置，其包含耦合到位线的取样与保持电路。所述取样与保持电路存储选定存储器单元的目标阈值电压。编程所述存储器单元且接着以经斜升读取电压检验所述存储器单元。将接通所述存储器单元的所述读取电压存储在所述取样与保持电路中。通过比较器电路将所述目标阈值电压与所述读取电压进行比较。当所述读取电压至少大致等于(即，大致等于且/或开始超过)所述目标阈值电压时，所述比较器电路产生禁止信号。
- 半导体存储装置及其字线驱动方法-200910133943.0
- 尹泰植;李康设 - 海力士半导体有限公司
- 2009-04-14 - 2010-03-17 - G11C8/00
- 本发明涉及半导体存储装置及其字线驱动方法。具有多个单元块的半导体存储装置包括：块解码单元，其配置成对用于选择相应单元块的输入地址进行解码以产生块选择信号；块信息地址产生单元，其配置成对块选择信号和用于选择相应单元块内的待启动的字线的分配地址执行逻辑运算，以产生仅在选择相应单元块时被启动的块信息地址；以及字线驱动单元，其配置成响应于块信息地址而选择字线。
- 行列访问端口分离的矩阵寄存器文件-200910043343.5
- 陈书明;万江华;刘衡竹;陈跃跃;孙书为;李振涛;鲁建壮 - 中国人民解放军国防科学技术大学
- 2009-05-11 - 2009-12-23 - G11C8/00
- 本发明公开了一种行列访问端口分离的矩阵寄存器文件，目的是提供一种行列访问端口分离、支持行列向量分段访问和行列向量同时读写的矩阵寄存器文件。它由矩阵寄存器文件主体和读写端口组成，矩阵寄存器文件主体由行读地址译码器、行读出数据缓冲器、行写地址译码器、列读地址译码器、列读出数据缓冲器、列写地址译码器以及存储单元阵列构成；存储单元阵列按行划分为N个存储单元行，N个存储单元行构成N个行向量寄存器；存储单元阵列按列划分为M个存储单元列，M个存储单元列构成M个列向量寄存器；读写端口由分离的行读端口、行写端口、列读端口和列写端口构成。本发明降低了同时访问行向量和列向量寄存器的代价，消除了矩阵转置操作，提高了运算效率。
- 专利分类
