[发明专利]非易失性半导体存储器及其制造方法

摘要

本发明涉及一种非易失性半导体存储器及其制造方法。在90nm级以后的进一步微细化的非易失性半导体存储器中，提供一种能够降低相邻的浮栅间的静电电容、且降低因相邻的存储单元间的干扰而产生的阈值变化的技术。通过将存储单元的浮栅(3)的形状设置为凸型，使浮栅(3)的通过控制栅(4)和第二绝缘膜(8)的部分具有比浮栅(3)的低部小的尺寸，既能够充分确保浮栅(3)与控制栅(4)之间的面积，又能降低相邻的字线(WL)下的浮栅(3)间的对置面积，在确保浮栅(3)与控制栅(4)之间的电容耦合比的同时，降低相邻的浮栅(3)间的对置面积，进而降低阈值变动的影响。

主权项

1.一种非易失性半导体存储器，具有：形成在硅基板上的第一导电型的阱；多个第一栅极，在上述硅基板上夹着第一绝缘膜与上述硅基板平行、且在与第一方向垂直的第二方向上等间隔排列；第二栅极，在上述第一方向上延伸，并夹着覆盖上述第一栅极的第二绝缘膜而形成，其特征在于，上述第一栅极的与上述第二绝缘膜接触的部分的上述第一方向的尺寸，小于上述第一栅极的与上述第一绝缘膜接触的部分的上述第一方向的尺寸。