[发明专利]半导体装置及其制造方法有效
| 申请号： | 200410031277.7 | 申请日： | 2004-03-26 |
| 公开（公告）号： | CN1542959A | 公开（公告）日： | 2004-11-03 |
| 发明（设计）人： | 慎烘縡 | 申请（专利权）人： | 半导体先端科技株式会社 |
| 主分类号： | H01L23/52 | 分类号： | H01L23/52;H01L23/48;H01L21/768;H01L21/60;H01L21/28 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 刘宗杰;叶恺东 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种对封装时所产生的冲击具有较强的抗冲击性的半导体装置及其制造方法。在焊盘部A和电路部B的整个衬底(1)上形成低介电常数膜(11)。在低介电常数膜(11)上形成光致抗蚀剂图形(13)，将该光致抗蚀剂图形(13)作为掩膜在焊盘部A的低介电常数膜(11)内形成开口(14)。在该开口(14)内采用液相沉积法形成强度比低介电常数膜(11)还高的氧化硅膜(15)。采用镶嵌法在氧化硅膜(15)内形成焊盘通路(17)，同时在电路部B的低介电常数膜(11)内形成Cu镶嵌布线(16)。 | ||
| 搜索关键词： | 半导体 装置 及其 制造 方法 | ||
【主权项】：
1.一种具有焊盘部和电路部的半导体装置，其特征在于，包括：低介电常数膜，形成在衬底上，并且相对介电常数为3以下；绝缘膜，形成在所述焊盘部的所述低介电常数膜内，其强度比所述低介电常数膜高；多层布线，形成在所述焊盘部的所述绝缘膜内及所述电路部的所述低介电常数膜内；以及焊接区，形成在所述焊盘部的所述多层布线的最上层布线上。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于半导体先端科技株式会社，未经半导体先端科技株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410031277.7/，转载请声明来源钻瓜专利网。
- 上一篇：用于蜂窝基站的发射网络
- 下一篇：个人身份验证方法和系统
