[发明专利]加快程序执行的系统及其执行方法无效
| 申请号： | 03101411.9 | 申请日： | 2003-01-07 |
| 公开（公告）号： | CN1516002A | 公开（公告）日： | 2004-07-28 |
| 发明（设计）人： | 朱志兴 | 申请（专利权）人： | 财团法人资讯工业策进会 |
| 主分类号： | G06F9/28 | 分类号： | G06F9/28 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 周长兴 |
| 地址： | 台湾省*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种加快程序执行的系统及其执行方法，其主要利用静态存储器储存系统程序库，并利用动态存储器来暂存执行系统程序库的指令及其加速资料，在执行过程中利用程序指位器对应至动态存储器的内容，其中，动态存储器包括复数笔记录空间，每一笔记录空间包含比对值与加速资料，程序指位器包含程序位址索引值与比对值。 | ||
| 搜索关键词： | 加快 程序 执行 系统 及其 方法 | ||
【主权项】：
1、一种加快程序执行的系统，主要包括：一静态存储器，用以储存至少一系统程序库，其包括复数系统程序码，每一系统程序码具有一相对应的程序位址索引值；以及一动态存储器，具有复数记录空间(Entries)，每一记录空间包括一第一资料单元与一第二资料单元，该第一资料单元用以置放一第一比对值，该第二资料单元用以置放一执行资料，其中，执行该等系统程序码通过一程序指位器(IP)，该程序指位器包括一程序位址索引值与一第二比对值，以供通过该程序位址索引值对应其中一记录空间，并由该第一比对值与该第二比对值确认该执行资料。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于财团法人资讯工业策进会，未经财团法人资讯工业策进会许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03101411.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种新型RISC流水线微控制器构架及其操作方法
- 下一篇：一种机器可读介质
- 同类专利
- 一种运算加速架构、系统及使用方法-202310666093.0
- 周防;黄泽军 - 深圳市锐骏半导体股份有限公司
- 2023-06-06 - 2023-10-10 - G06F9/28
- 本申请提供一种运算加速架构，包括：控制器内核；所述控制器内核包括执行单元和寄存器；所述寄存器中设有若干寄存器文件；所述执行单元与所述寄存器文件连接以读写指令或数据；选择器；所述选择器与所述执行单元连接，以接收执行单元的选通指令；所述选择器与所述寄存器文件连接，以根据选通指令设置选通需要的寄存器文件；运算加速器；所述运算加速器与所述选择器连接，以接收所述选择器选通的寄存器文件的数据，进行加速运算后返回计算结果。通过使用一个选择器，在寄存器文件和硬件的运算加速器之间建立一个快速通道，使得在进行加速运算时减少了执行周期、提高了工作效率。
- 磁盘装置-202210618912.X
- 近藤阳介;古桥佳奈;高田和弥;E·R·邓恩 - 株式会社东芝;东芝电子元件及存储装置株式会社
- 2022-06-01 - 2023-10-03 - G06F9/28
- 提供性能高的磁盘装置。磁盘装置具备的多个控制芯片分别具备缓存控制电路和仲裁电路，对多个致动器系统中的一个致动器系统进行控制。第1控制芯片经由第1控制芯片所具备的缓存控制电路而连接于缓冲存储器，并且，连接于第2控制芯片。第2控制芯片连接于第1控制芯片和第3控制芯片。第2控制芯片所具备的仲裁电路执行第3控制芯片与第1控制芯片之间的数据传送和多个致动器系统中的第2控制芯片控制的致动器系统与第1控制芯片之间的数据传送之间的仲裁。
- 加速系统及其动态配置方法-202210243430.0
- 陈志明 - 纬创资通股份有限公司
- 2022-03-11 - 2023-08-08 - G06F9/28
- 本发明提供一种加速系统，其包括多个模块。多个模块中的每一者包含至少一中央处理器、至少一图形处理器、至少一现场可编程逻辑门阵列或至少一特定应用集成电路。多个模块中的至少一者包含多个模块中的至少另一者，使得加速系统是结构化而层层套叠。
- 基于多镜像FPGA的加速器、加速器实现方法、终端设备及计算机可读存储介质-202210087349.8
- 王丹;胡创;卢睿;樊小毅 - 香港理工大学
- 2022-01-25 - 2023-08-04 - G06F9/28
- 本发明涉及基于多镜像FPGA的加速器、加速器实现方法、终端设备及计算机可读存储介质。加速器包括多镜像FPGA，包括在FPGA的镜像闪存中预存的多个镜像，利用硬件功能抽象方法以函数调用的形式通过时域复用的方式使用多镜像FPGA的硬件资源；离线管理器，与多镜像FPGA相连接，配置多镜像FPGA中的多个镜像和确定多镜像FPGA的功能负载情况；以及在线管理器，与多镜像FPGA相连接，被配置为控制FPGA镜像的切换，以进行FPGA资源的分配，其中，离线管理器和在线管理器被配置为分别调用预设的硬件函数实现多镜像FPGA的对应的硬件功能抽象方法。本发明使上层能够以函数调用的形式使用多镜像FPGA，方便实现加速目标，提高了方案的灵活性与易用性。
- 用于聚集-更新-分散操作的加速器-201711319945.X
- N.卡特尔;D.马尔;G.文卡特什 - 英特尔公司
- 2017-12-12 - 2023-07-21 - G06F9/28
- 本申请涉及用于聚集‑更新‑分散操作的加速器。处理器可包括：聚集‑更新‑分散加速器，以及将指令引导到加速器以用于执行的电路。所述指令可包括搜索索引、要执行的操作以及标量数据值。加速器可包括存储多个条目的内容关联存储器(CAM)，多个条目中的每一个存储相应的索引键以及与索引键相关联的数据值。加速器可包括CAM控制器，该CAM控制器包括：基于指令中的信息而选择在其上操作的CAM中的多个条目中的一个的电路；算术逻辑单元(ALU)，包括在所选的条目上执行算术或逻辑操作的电路，所述操作取决于指令中的信息，以及在CAM中的所选的条目中存储操作的结果的电路。
- 加速处理装置-202310404568.9
- 赵健;魏琼;宋佩;周国鹏;蔡宗霖;马妍;吴运凯;冯洲武;严晓;赵恩海 - 上海玫克生储能科技有限公司
- 2023-04-14 - 2023-07-14 - G06F9/28
- 本发明提供了一种加速处理装置，包括：主控设备和多个处理器；至少部分处理器为FPGA；处理器包括处理模块，且至少部分处理器所包括的处理模块不同；主控设备用于确定需要调用的目标处理模块以及调用顺序；当前处理模块用于：在接收到当前处理信号的情况下，获取当前待处理数据，对当前待处理数据进行处理，将相应的处理结果作为下一待处理数据；将下一待处理数据发送至下一处理模块，并向下一处理模块发送下一处理信号。通过本发明实施例提供的加速处理装置，处理模块可以独自完成处理，每个处理模块也均是独立的，不同的目标处理模块允许并行处理，通过并行处理可以提高处理速度；且不同的组合，也可以实现不同的需求，具有较强的通用性。
- 共享操作数的垂直和水平广播-202180064979.7
- 艾伦·H·拉什;赛提什·拉古杜;迈克尔·曼特;阿伦·瓦迪亚纳坦·安南塔纳拉扬;普拉萨德·纳加布沙南加里;马克西姆·V·卡扎科夫 - 超威半导体公司
- 2021-09-24 - 2023-07-11 - G06F9/28
- 阵列处理器包括以行和列分布的处理器元件阵列。处理器元件阵列对参数值执行操作。阵列处理器还包括存储器接口，其将参数值的集合广播到处理器元件阵列的行和列的互斥子集。在一些情况下，阵列处理器包括：单指令多数据(SIMD)单元，其包括对应行中的处理器元件阵列的子集；工作组处理器(WGP)，其包括SIMD单元的子集二以及存储器结构，其被配置为与存储参数值的外部存储器互连。存储器接口将参数值广播到SIMD单元，该SIMD单元包括与存储器接口相关联的行中的处理器元件阵列和跨WGP中的SIMD单元实施的处理器元件阵列的列。存储器接口经由存储器结构从外部存储器存取参数值。
- 应用于磁轴承转子参数辨识的数据的处理方法-202310355939.9
- 王兵兵;刘东;胡浩峰;贺智威 - 坎德拉（深圳）新能源科技有限公司
- 2023-04-06 - 2023-06-16 - G06F9/28
- 本申请公开了一种应用于磁轴承转子参数辨识的数据的处理方法。该方法包括：将应用于磁轴承转子参数辨识算法的目标数据的数值，作为除数；根据除数的值域范围，确定迭代初始值；根据被除数和除数的符号，确定迭代结果的符号；根据除数的绝对值，确定商的定点格式；将迭代初始值代入运算函数，计算迭代预设次数之后的迭代结果；根据迭代结果的符号，迭代结果，以及定点格式，确定商；根据商确定磁轴承转子的参数辨识算法的增益，利用参数辨识算法辨识模型参数。解决了相关技术的磁轴承转子模型参数的在线辨识中，递推最小二乘法采用常规的除法器，存在的迭代周期长、资源占用高，计算精度差，进而导致磁轴承转子参数辨识的准确率较低的问题。
- 用于机器学习加速器的堆叠管芯-202180039797.4
- 马克西姆·V·卡扎科夫;斯瓦普尼尔·P·萨哈舍特;米林德·N·尼姆莱卡;维妮特·戈埃尔 - 超威半导体公司
- 2021-05-10 - 2023-02-14 - G06F9/28
- 公开了一种设备。该设备包括机器学习管芯，该机器学习管芯包括存储器和一个或多个机器学习加速器；和与该机器学习管芯堆叠的处理核心管芯，该处理核心管芯被配置为执行着色器程序以控制机器学习管芯上的操作，其中该存储器能够被配置作为高速缓存和能够直接访问的存储器中的任一者或两者。
- 调取指令的方法及装置、处理装置及存储介质-202111406306.3
- 时兴;崔泽汉;张克松 - 海光信息技术股份有限公司
- 2021-11-24 - 2023-01-31 - G06F9/28
- 一种调取指令的方法及装置、处理装置及存储介质。调取指令的方法包括：在分支指令预测信息队列中缓存至少两条预测信息，该至少两条预测信息包括第一预测信息和第二预测信息。响应于启用第一模式：基于第一预测信息生成第一微指令组，将第一微指令组发送到N个微指令队列中选择的第i微指令队列以用于分发，将第一微指令组发送到微指令缓存器并缓存在微指令缓存器中。响应于启用第二模式：将第二预测信息发送至并行的N个微指令处理模块中选择的第j微指令处理模块；从微指令缓存器获取与第二预测信息对应的第二微指令组，将第二微指令组发送到N个微指令队列中的第j微指令队列以用于分发，N为大于1的整数，i和j为小于等于N的正整数。
- 通过减半加倍的集群通信避免网络拥塞-202080098260.0
- 叶剑西;王绍创;冉仟元;冯飞;董建波 - 阿里巴巴集团控股有限公司
- 2020-03-31 - 2022-11-11 - G06F9/28
- 在分布式训练中，为了避免网络拥塞，第一计算节点可以根据节点感知减半加倍算法确定用于从第一进程向第二进程发送数据包的汇聚标识符，第一进程和第二进程属于在特定网络拓扑下连接至不同片交换机的不同节点。然后，第一计算节点可以通过与汇聚标识符对应的汇聚交换机从第一进程向第二进程发送数据包。
- 一种基于MPI并行的SPH程序加速方法及装置-202210696740.8
- 杨灿群;龙思凡;葛振;郭晓威;范小康;李超;唐滔;崔英博 - 中国人民解放军国防科技大学
- 2022-06-20 - 2022-10-11 - G06F9/28
- 本发明涉及光滑粒子动力学领域，公开了一种基于MPI并行的SPH程序加速方法及装置，本发明对空间中的求解域划分获得预设数量子区域，将子区域分配给处理器；处理器中对子区域进行配置并确定处理器边界数值；在处理器进行并行邻近粒子搜索，通过将处理器求解区域粒子划分为预设数量小元胞以获取邻近粒子；将处理器求解区域划分为边界部分和中心部分，将落入边界区域粒子以非阻塞通信的方式发送至处理器，计算中心部分粒子；在满足第一预设条件时，保存计算结果数组；根据数组中计算结果进行并行化粒子更新确定ghost粒子集合和/或local粒子集合；对ghost粒子集合和/或local粒子集合进行粒子跨处理器转移更新当前处理器粒子数；根据当前处理器粒子数进行迭代。
- 一种大规模复杂优化算法关键平台-202210558831.5
- 杨剑波;陈丛江 - 分外（厦门）科技有限公司
- 2022-05-21 - 2022-08-12 - G06F9/28
- 本发明提供一种大规模复杂优化算法关键平台，包括，类型划分模块，类型划分模块的输出端电性连接有算法选择模块，算法选择模块的输出端电性连接有算法优化模块，算法优化模块的输出端电性连接有预算提升模块，本发明提供的大规模复杂优化算法关键平台，通过类型划分模块对复杂的算法进行分类，然后再由算法选择模块对算法进行提炼、替代等方法处理，使得降低算法的复杂程度，并且在运行过程中，若超出运算的预设时间，则会由计算发散模块对运行的数据进行按类发散，使得分散至不同的运算单位，使得可以同时进行运算，然后在通过对运算后的数据进行合并，使得对复杂的大规模数据简化计算的同时，增加了计算速度，使得提升了复杂算法的运行速度。
- 数据搬运系统及方法-202210437859.3
- 卢俊明;林宏炽 - 大唐国投信息科技有限公司
- 2022-04-25 - 2022-07-22 - G06F9/28
- 本公开涉及计算机技术领域，提供了一种数据搬运系统及方法，数据搬运系统包括微控制单元、系统内存、缓存、第一总线和第二总线，其中：微控制单元通过第一总线与缓存通信连接，以及，微控制单元还通过第二总线与系统内存通信连接。本公开相对于现有技术而言，微控制单元可以利用不同的总线分别与缓存和系统内存进行直接通信，且微控制单元与缓存和系统内存中的一者的通信不受微控制单元与另一者的通信的影响，实现了将微控制单元与缓存和系统内存的通信分开进行，改善了MCU系统在读取指令和执行资料交互时的效能，降低了系统的时延。
- 基于微架构处理器的深度卷积优化方法、系统及装置-202210155465.9
- 李雪;李锐;张晖 - 山东浪潮科学研究院有限公司
- 2022-02-21 - 2022-05-27 - G06F9/28
- 本发明公开了基于微架构处理器的深度卷积优化方法、系统及装置，属于深度卷积技术领域，要解决的技术问题为深度卷积部署于微架构处理器时，对框架以及内存的依赖。包括如下步骤：配置卷积参数，并基于卷积参数确定输入和卷积核；基于间接矩阵乘的方式优化深度卷积，将卷积核索引计算放置于输入计算外围，在循环输入时，保持卷积核不变，将卷积核放置于缓存或者寄存器中。通过间接矩阵乘的方式优化深度卷积，将卷积核索引计算放置于输入计算外围，在循环输入时，保持卷积核不变，将卷积核放置于缓存或者寄存器中，这样可以在循环不同的输入时，保持卷积不变，因此卷积可以放置于cache中，避免每次循环都重复读取，提高内存的利用率。
- 利用多维硬件加速器处理对大型数据集的归约和广播操作-202080062344.9
- 比亚克·哈默肖特·鲁纳;萨米尔·库马尔 - 谷歌有限责任公司
- 2020-09-04 - 2022-04-15 - G06F9/28
- 方法、系统和装置，包括在存储介质上编码的指令，用于执行例如，在由节点之间的至少两个维度中的连接定义的网格或环面拓扑中组织的节点上并行地生成的梯度向量和类似地结构的数据的归约。所述方法在所述拓扑中的节点之间提供并行计算和通信。
- 计算加速的堆叠的存储器-202080052156.8
- M·D·科兰姆;S·C·伍;T·沃吉尔桑;J·E·林斯塔特 - 拉姆伯斯公司
- 2020-07-06 - 2022-03-11 - G06F9/28
- 一种集成电路，集成电路包括一个或多个逻辑层的集合，当集成电路与该组堆叠的存储器件堆叠在组件中时，一个或多个逻辑层的集合电联接到一组堆叠的存储器设备。一个或多个逻辑层的集合包括处理元件的联接链。所述联接链中的处理元件可以根据接收的数据独立地计算部分结果，存储部分结果，并将部分结果直接传递到实施处理元件的联接链中的下一个处理元件。链中的处理元件可以包括允许直接访问堆叠中的一个或多个DRAM上的存储器组的接口。这些接口可以经由不用于全局I/O的TSV访问DRAM存储器组。这些接口允许处理元件更直接地访问DRAM中的数据。
- 信息处理设备和方法以及非暂态计算机可读存储介质-202110183733.3
- 小山纯平 - 富士通株式会社
- 2021-02-10 - 2022-03-01 - G06F9/28
- 提供了信息处理设备和方法以及非暂态计算机可读存储介质。方法包括：从搜索节点中获取在多个温度值中的第一温度值处针对能量函数中包括的多个状态变量获得的能量函数的值，该搜索节点被配置成通过使用多个温度值来执行对由能量函数中包括的多个状态变量表示的基态的搜索并且保存针对多个状态变量的能量函数的值；确定所获取的值是否小于在达到第一温度值之前针对多个状态变量获取的能量函数的最小值；在值小于最小值的情况下，记录指示在第一温度值处已经更新了最小值的更新信息；以及基于多个温度值中的已经记录了更新信息的第一温度值来输出第二温度值。
- FPGA硬件加速器中非乘加类计算操作的优化方法和优化系统-202010773015.7
- 李嘉树;卢冕;张浩 - 第四范式（北京）技术有限公司
- 2020-08-04 - 2022-02-18 - G06F9/28
- 提供一种FPGA硬件加速器中非乘加类计算操作的优化方法和优化系统，所述优化方法包括：通过将非乘加类计算操作拆解为多个基础运算，生成第一计算图；通过将第一计算图中的连续基础运算合并，获得至少一个合并运算；基于第一计算图和所述至少一个合并运算，生成第二计算图；按照第二计算图在所述FPGA硬件加速器中执行运算；其中，所述按照第二计算图在所述FPGA硬件加速器中执行运算，包括：利用流水线优化执行所述至少一个合并运算的每个合并运算。
- 数据处理器和数据处理方法-201810680472.4
- 不公告发明人 - 上海寒武纪信息科技有限公司
- 2018-06-27 - 2021-11-26 - G06F9/28
- 本公开提供了一种数据处理器和数据处理方法，其中所述数据处理器包括：数据转换模块，其配置为根据预设数据格式将第一数据转换为第二数据，所述预设数据格式包括预设粒度和预设字节序；控制模块，其配置为根据接收的控制信号，在确定所述第一数据的字节序与预设字节序不同时，控制数据转换模块根据所述预设数据格式将所述第一数据转换为第二数据。本公开实施例具有适用性好且能够降低成本的特点。
- 数据处理器和数据处理方法-201810777693.3
- 不公告发明人 - 上海寒武纪信息科技有限公司
- 2018-07-16 - 2021-10-19 - G06F9/28
- 本公开提供了一种数据处理器和数据处理方法，其中，所述数据处理器包括：存储模块，其用于存储接收的网络模型数据，所述网络模型数据包括用于执行网络模型的运算操作的运算算子和运算数据；任务分配模块，其配置为利用预设算法为各所述运算算子分配第一标记或者第二标记，其中被分配第一标记的运算算子的运算难度大于被分配第二标记的运算算子的运算难度；运算模块，其包括至少一个大核运算单元和至少一个小核运算单元，并利用大核运算单元基于所述运算数据执行具有第一标记的运算算子，以及利用小核运算单元基于所述运算数据执行具有第二标记的运算算子。本公开实施例具有功耗小且成本低的特点。
- 信息处理系统、信息处理方法、信息处理程序和装置-202110175873.6
- 米冈昇 - 富士通株式会社
- 2021-02-09 - 2021-09-14 - G06F9/28
- 提供了一种信息处理系统、信息处理方法、信息处理程序和装置。信息处理系统包括多个搜索单元。多个搜索单元被配置成搜索由包括在能量函数中的多个状态变量中的每个状态变量的值表示的解。多个搜索单元中的每个搜索单元还被配置成：在由多个搜索单元获得的多个解中获得第一解，所述第一解对应于多个能量函数的与多个解对应的值中的最佳值；基于第一解生成第一状态变量串；以及利用第一状态变量串作为开始状态来搜索解。
- 信息处理方法、信息处理系统和计算机可读记录介质-202110178291.3
- 马蒂厄·帕里齐;松冈英俊 - 富士通株式会社
- 2021-02-09 - 2021-09-03 - G06F9/28
- 本申请涉及信息处理方法、信息处理系统和计算机可读记录介质。一种信息处理系统，包括：处理单元，用于：获取多个解，每个解由包括在能量函数中的多个变量的值表示；基于多个解和分别与多个解对应的能量函数的值，针对多个变量中的变量和所述变量的候选值的多个集合中的每个集合来计算指标，所述指标指示与特定变量相对应的特定候选值被包括在比当前获得的解更好的解中或者被包括在最优解中的概率；以及基于针对多个集合中的每个集合计算出的指标从多个集合中选择一个集合；以及输出单元，用于输出在包括在所选择的一个集合中的变量被固定至对应候选值的情况下执行对其他解的其他搜索的指令。
- 指令执行方法及指令执行装置-201910530579.5
- 邹鹏皓;宋晨晨;张康康;王健斌 - 上海兆芯集成电路有限公司
- 2019-06-19 - 2021-05-28 - G06F9/28
- 一种指令执行方法，适用于以一处理器执行，处理器包括寄存器别名表(Register Alias Table，RAT)及保留站(Reservation Station)，指令执行方法包含：藉由该寄存器别名表分别接收第一微指令及第二微指令，该寄存器别名表分别传送该第一微指令及该第二微指令至该保留站中；以及藉由该保留站依据该第一微指令的第一特定消息，为该第一微指令指定多个执行单元之一以执行该第一微指令，且依据该第二微指令的第二特定消息，为该第二微指令指定所述多个执行单元之一以执行该第二微指令；其中，当该保留站判断为该第一微指令及该第二微指令指定的执行单元相同时，则该保留站标示该第二微指令相关于该第一微指令。
- 一种基于FPGA的加速卡-202021922708.X
- 王英;郑曌;马云哲;卢冕;李嘉树;杨俊;张冠一;韩璐 - 第四范式（北京）技术有限公司
- 2020-09-04 - 2021-03-23 - G06F9/28
- 本实用新型实施例公开一种基于FPGA的加速卡，涉及计算机技术领域，能够适用于更大或更多的应用场景。所述加速卡包括：印制电路板，在所述印制电路板上设有用于与主机互联通信的主机接口模块，在所述印制电路板上还设有FPGA主芯片和N个内存模块，其中，所述FPGA主芯片与所述主机接口模块相连，所述N个内存模块分别与所述FPGA主芯片相连，每个内存模块的内存容量至少为16GB，其中，N≥4。本申请可适用于人工智能应用场景中海量数据的处理。
- 一种边缘计算加速卡-202020281661.7
- 张树华;仝杰;张明皓;张鋆;雷煜卿;李荡;王兰若 - 中国电力科学研究院有限公司;国家电网有限公司
- 2020-03-09 - 2021-03-02 - G06F9/28
- 本发明公开了一种边缘计算加速卡，包括：集成RISC‑V CPU的FPGA，DVI和HDMI显示接口，CSI接口，网口和内存；FPGA与DVI、HDMI、CSI、网口、内存之间通过铜导线连接，将RISC‑V CPU集成至边缘计算加速卡的FGP中，CPU单指令完成CPU的控制命令下发与FPGA算法单元控制命令下发的同时操作，提升所述边缘计算加速卡的处理能力，解决现有技术下，边缘计算加速卡的处理能力有限，满足云计算模型对边缘计算技术的需求。
- 图像处理方法、装置、计算机设备及存储介质-202011172285.9
- 李国齐;杨玉宽;裴京;施路平 - 清华大学
- 2020-10-28 - 2021-01-26 - G06F9/28
- 本公开涉及图像处理技术领域，尤其涉及一种图像处理方法、装置、计算机设备及存储介质。所述方法：获取待处理的目标图像；获取神经网络模型，所述神经网络模型用于对不同数据范围的浮点型数据采用不同的离散化方式进行离散化得到对应的预设位宽的整型数据；调用所述神经网络模型对所述目标图像进行处理，输出得到图像特征数据。本公开实施例通过在浮点型数据整型化过程中有效控制整型数据的位宽，扩大整型数据的存储表示范围，即实现低位宽、高精度的整型化，同时由于定点数运算的速度优势和资源优势实现了计算的加速，提高了图像处理的效率和后续的图像特征提取效果。
- 一种控制模块、方法及微控制器芯片-201910563511.7
- 卢知伯;陈恒;易冬柏;聂玉庆 - 珠海零边界集成电路有限公司;珠海格力电器股份有限公司
- 2019-06-26 - 2020-12-29 - G06F9/28
- 本发明涉及一种控制模块、方法及微控制器芯片，该模块包括：硬件读写模块，用于进行SRAM、寄存器和/或外部设备的读取和/或写入；中央处理器，用于处理所述微控制器芯片中的数据和指令，以及访问SRAM、寄存器和外部设备；和电源控制器，用于接收中央处理器发送的指令控制所述硬件读写模块进行数据的读取或写入，以及根据所述硬件读写模块发送的指令控制所述微控制器芯片中的各个模块进入断电模式或正常工作模式。本发明提供的技术方案通过硬件读写模块进行数据的读取和写入，可以使CPU以更快的速度响应断电事件或是唤醒事件，可以满足更多的对响应速度有要求的应用场景。
- 一种芯片降低功耗提升性能的FLASH加速方法-202010958159.X
- 时颖;舒海军;吴明勋 - 上海华虹集成电路有限责任公司;北京中电华大电子设计有限责任公司
- 2020-09-14 - 2020-12-29 - G06F9/28
- 本发明提出Flash加速控制器的设计，采用数据预取缓存、指令现场保存和替换算法可控加速方案。通过软件配置或自适应动态切换，来选择加速方案，实现嵌入式应用中不同场景需求下的系统性能提升。本文工作的主要创新点如下:1)Flash预取操作：对于顺序预取数据，综合使用预取操作，实现读取加速；对于非顺序预取数据，提出指令缓存技术和最近最少使用算法替换数据原则，降低预取缺失代价；2)高频指令缓存操作：可单独控制使能，减少对取指操作影响，提高性能。3)通过软件控制流程单独实现取指和取数独立加速方案。
- 一种多核Hourglass网络加速方法-202010945897.0
- 王子彤;姜凯;李朋 - 济南浪潮高新科技投资发展有限公司
- 2020-09-10 - 2020-12-18 - G06F9/28
- 本发明公开一种多核Hourglass网络加速方法，涉及人工智能领域；将Hourglass算法任务进行拆解，不同种类计算控制任务分配至相应的CPU核心，其中将算法整体调度任务及数据前后处理任务分配至主CPU核心，将Hourglass网络中Hourglass子网络计算中的主路计算控制任务分配至主路计算CPU核心，将Hourglass网络中Hourglass子网络计算中的旁路计算控制任务分配至旁路计算CPU核心，将最大化池化降采样及最邻近插值升采样计算控制任务分配至算子计算CPU核心，将主CPU核心、主路计算CPU核心、旁路计算CPU核心及算子计算CPU核心组成并行流水结构，进行计算控制任务的加速处理。
- 专利分类
