专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果20个,建议您升级VIP下载更多相关专利
  • [发明专利]基于cache的缓存数据处理方法、存储介质及芯片-CN202111081748.5有效
  • 谢林庭;卢知伯 - 深圳市中科蓝讯科技股份有限公司
  • 2021-09-15 - 2023-07-14 - G06F12/0877
  • 本发明涉及数据缓存技术领域,公开了一种基于cache的缓存数据处理方法、存储介质及芯片。基于cache的缓存数据处理方法包括:遍历第一缓存队列的第一地址查询表;根据每个缓存行的内存块起始地址,确定满足内存地址连续条件的缓存行作为候选缓存行;根据各个候选缓存行的缓存长度及预设长度阈值,处理每个候选缓存行的缓存数据。本实施例能够根据内存块起始地址的连续性,结合各个候选缓存行的缓存长度处理每个候选缓存行的缓存数据,避免在淘汰缓存数据时容易将地址连续的多个缓存行的缓存数据予以淘汰,避免在下次访问时,花费较多加载时间加载已被刷掉的地址连续的多个缓存行的缓存数据。
  • 基于cache缓存数据处理方法存储介质芯片
  • [发明专利]一种IO唤醒电路、微控制器及IO唤醒方法-CN201910626634.0有效
  • 卢知伯;聂玉庆 - 珠海格力电器股份有限公司;珠海零边界集成电路有限公司
  • 2019-07-11 - 2023-03-10 - G06F1/3237
  • 本发明涉及一种IO唤醒电路、微控制器及IO唤醒方法,IO唤醒电路中,异或门的输入端分别接入待检测信号和边沿选择信号,异或门的输出端与第一与门的第一输入端连接,第一与门的第二输入端接入检测使能信号;第一与门的输出端与第一RS触发器的置位端连接,第一RS触发器的复位端接入复位信号,第一RS触发器的Q非端与第一反相器连接,第一反相器的输出端与与非门的第一输入端连接;第一与门的输出端还与与非门的第二输入端连接,与非门的输出端与第二RS触发器的复位端连接,第二RS触发器的Q非端与第二反相器连接,第二反相器的输出端与第一寄存器的置位端连接。本发明能够准确检测待检测信号的电平变化,实现IO唤醒,并且功耗低。
  • 一种io唤醒电路控制器方法
  • [发明专利]一种卷积计算电路、神经网络处理器以及卷积计算方法-CN202210326694.2在审
  • 卢知伯 - 深圳齐芯半导体有限公司
  • 2022-03-30 - 2022-07-01 - G06N3/04
  • 本说明书一个或多个实施例提出一种卷积计算电路、神经网络处理器以及卷积计算方法。其中,电路包括:数据分组模块,基于原始数据与卷积核中权值之间的对应关系将待处理的原始数据划分至若干数据分组;各个卷积计算模块中,索引生成子模块,基于同一数据分组中各个原始数据在相同比特位上的数值生成若干索引数据;权值查询子模块,在权值表中查询各个索引数据对应的目标权值;移位相加子模块,基于索引数据在原始数据中所处的比特位对各个目标权值进行移位处理并将所有移位处理后的目标权值相加得到中间卷积值;求和模块,对各个卷积计算模块传入的所有中间卷积值进行求和得到最终卷积值;能够减小电路面积,降低功率消耗。
  • 一种卷积计算电路神经网络处理器以及计算方法
  • [发明专利]存储模块数据访问控制方法、数据访问装置和芯片-CN201811215412.1有效
  • 邓飞扬;卢知伯 - 珠海格力电器股份有限公司
  • 2018-10-18 - 2021-06-01 - G06F13/16
  • 本申请涉及一种存储模块数据访问控制方法、数据访问装置和芯片,该方法包括:检测外设模块触发的外设事件;根据检测到的外设事件和预设的事件优先级,依次生成对应的外设访问请求信号发送至存储模块;外设访问请求信号用于控制存储模块与对应的外设模块进行数据传输。根据检测到的外设事件和预设的事件优先级,依次生成对应的外设访问请求信号发送至存储模块,以控制存储模块与对应的外设模块进行数据传输。通过建立的事件优先级对不同的外设事件依次调用存储模块进行数据传输,可实现不同外设模块对同一个存储模块的分时复用,很好的节省存储模块的存储资源,且减小了芯片的面积和功耗,降低了芯片制作成本。
  • 存储模块数据访问控制方法装置芯片
  • [发明专利]一种无时钟芯片唤醒电路、唤醒方法、芯片-CN201811198570.0有效
  • 卢知伯;陈恒;张浩亮;方励 - 珠海格力电器股份有限公司
  • 2018-10-15 - 2021-05-25 - G06F1/3287
  • 本发明公开了一种无时钟芯片唤醒电路、唤醒方法、芯片,包括采集电路和检测电路,采集电路用于采集待检测输入信号;检测电路用于检测待检信号,并依据待检信号生成唤醒信号,该检测电路包括状态检测模块、状态锁存模块、状态恢复模块,状态检测模块与采集电路连接,检测是否有待检信号输入,若有待检信号输入时,状态检测模块输出待检信号,状态锁存模块与状态检测模块连接,依据待检信号生成唤醒信号,生成唤醒信号后,状态恢复模块复位状态锁存模块与状态检测模块,恢复到检测状态。通过采集待检测输入信号,检测待检信号,并依据所述待检信号生成唤醒信号,实现无时钟IO唤醒,将功耗尽可能的降到最低,提高电路可靠性。
  • 一种时钟芯片唤醒电路方法
  • [发明专利]一种低功耗模式的数据处理模块及数据处理方法-CN201910563532.9有效
  • 卢知伯;聂玉庆 - 珠海零边界集成电路有限公司;珠海格力电器股份有限公司
  • 2019-06-26 - 2021-04-20 - G05B19/042
  • 本发明涉及一种低功耗模式的数据处理模块及数据处理方法,该数据处理模块包括:非易失性存储介质,用于存储数据;中央处理器,用于处理所述微控制器芯片中的数据和指令,以及访问SRAM、寄存器、非易失性存储介质和外部设备;和电源控制器,用于接收中央处理器发送的指令,控制读写模块从所述非易失性存储介质中进行数据的读取或写入,以及根据所述读写模块的指令控制所述微控制器芯片中的各个模块进入断电模式或正常工作模式。本发明提供的技术方案通过将数据存储到非易失性存储介质中,以及从非易失性存储介质中读取数据,从而不需要保留微控制器芯片中的备份SRAM或是寄存器的供电,使得微控制器芯片的功耗降低,降低成本。
  • 一种功耗模式数据处理模块方法
  • [发明专利]一种ADC电路-CN201811357655.9在审
  • 卢知伯;陈恒;方励 - 珠海格力电器股份有限公司
  • 2018-11-15 - 2020-05-22 - H03M1/12
  • 本发明公开了一种ADC电路,所述ADC电路包括时延控制模块和至少两个模拟转换器;所述时延控制模块与所述至少两个模拟转换器连接,用于如果接收到转换开始触发信号,按照确定的每个模拟转换器对应的触发间隔,依次触发对应的每个模拟转换器,其中在在前被触发的第一模拟转换器的采样周期内至少一个第二模拟转换器被触发;所述至少两个模拟转换器,用于当接收到所述时延控制模块的触发信号时,进行数据的采样转换处理。本发明中时延控制模块对每个模拟转换器进行流水线方式的依次触发,并且实现多个模拟转换器并行进行采样转换处理数据,实现ADC转换速度的提升,无需改进现有的模拟转换器即可更好地满足实际使用需求。
  • 一种adc电路
  • [发明专利]一种唤醒中央处理器的方法和装置-CN201811317138.9在审
  • 邓飞扬;卢知伯 - 珠海格力电器股份有限公司
  • 2018-11-07 - 2020-05-15 - G06F9/4401
  • 本发明公开了一种唤醒中央处理器的方法和装置,涉及半导体集成电路技术领域,用以解决现有技术中芯片内部任一外设模块有外设事件发生时都会唤醒CPU,造成芯片功耗浪费的问题,本发明方法包括:在中央处理器处于睡眠状态时确定外设模块组,其中所述外设模块组中的外设模块是中央处理器处于睡眠状态过程中发生特定外设事件的外设模块;将所述外设模块组与预先设定的外设模块组进行比较,其中,所述预先设定的外设模块组包括至少一个需要唤醒中央处理器的外设模块;若所述外设模块组与所述预先设定的外设模块组相同,则唤醒中央处理器。由于本发明只有CPU睡眠状态确定的外设模块组与预先设定的外设模块组相同才唤醒CPU,降低了系统功耗。
  • 一种唤醒中央处理器方法装置

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top