[发明专利]非易失性半导体存储器及其制造方法

摘要

减小层叠栅极的电容耦合偏差的非易失性半导体器件,具有存储单元阵列,具有第一和第二栅极,第一栅极图形从元件形成区域上部分重合到元件分离绝缘膜上,与第一栅极相邻在元件分离绝缘膜上配置保护绝缘膜。减小了元件分离绝缘膜的埋入高宽比和元件分离宽度,加工控制性和数据重写优良,成本低密度高,电荷蓄积层至少由两层导电层组成,下层端面位置与元件分离区域的端部相一致,上层与下层相同宽度或更宽。

主权项

1.一种非易失性半导体存储器，其特征在于，包括：半导体衬底；元件分离绝缘膜，形成在该半导体衬底上，用于区划元件形成区域；使存储单元排列成阵列状的存储单元阵列，该存储单元在上述半导体衬底上具有经过第一栅极绝缘膜而形成的第一栅极和在该第一栅极上经过第二栅极绝缘膜而形成的第二栅极，上述存储单元的第一栅极形成图形以便于从上述元件形成区域上部分重合在上述元件分离绝缘膜上，并且，与上述第一栅极相邻，在由上述元件形成区域所夹住的上述元件分离绝缘膜上配置保护绝缘膜。