“D·迪塔特”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果11个，建议您升级VIP下载更多相关专利

[实用新型]集成光学传感器、成像系统以及电子设备-CN202121129725.2有效
发明人： D·迪塔特 -专利权人：意法半导体（克洛尔2）公司
申请日： 2021-05-25 - 公布日： 2023-04-21 - 主分类号： H01L27/146 文献下载
摘要：本公开的实施例涉及集成光学传感器、成像系统以及电子设备。一种集成光学传感器，其特征在于，包括钉扎光电二极管，集成光学传感器包括：半导体衬底，包括：第一半导体区域，具有第一导电类型；第二半导体区域，具有与第一导电类型相对的第二导电类型；以及第三半导体区域，具有第二导电类型；其中第一半导体区域位于第二半导体区域与第三半导体区域之间；其中第三半导体区域与第二半导体区域相比更厚、更少掺杂并且更深地位于半导体衬底中；以及其中第三半导体区域包括硅和锗，其中锗具有第一浓度梯度。利用本公开的实施例，降低了少数载流子的收集的持续时间。
集成光学传感器成像系统以及电子设备

[发明专利]具有钉扎光电二极管的集成光学传感器-CN202110570140.2在审
发明人： D·迪塔特 -专利权人：意法半导体（克洛尔2）公司
申请日： 2021-05-25 - 公布日： 2021-11-30 - 主分类号： H01L27/146 文献下载
摘要：本公开的实施例涉及具有钉扎光电二极管的集成光学传感器。集成光学传感器由钉扎光电二极管形成。半导体衬底包括具有第一导电类型的第一半导体区域，该第一半导体区域位于第二半导体区域与第三半导体区域之间，第二半导体区域具有与第一导电类型相对的第二导电类型，第三半导体区域具有第二导电类型。第三半导体区域与第二区域相比更厚、更少掺杂并且更深地位于衬底中。第三半导体区域包括硅和锗。在一个实现方式中，第三半导体区域内的锗具有至少一个浓度梯度。在另一实现方式中，第三半导体区域内的锗浓度是基本恒定的。
具有光电二极管集成光学传感器

[发明专利]用于制造适于制造SOI衬底的半导体晶片的方法以及由此获得的SOI衬底晶片-CN201580017818.7有效
发明人： D·迪塔特;H·若恩 -专利权人：意法半导体有限公司
申请日： 2015-03-27 - 公布日： 2021-08-10 - 主分类号： H01L21/02 文献下载
摘要：一种用于制造适于制造SOI衬底的半导体晶片的方法，包括以下步骤：‑在半导体载体(1)的顶侧(2)上制造多晶半导体的第一层(4)；然后，‑在所述第一层(4)的顶侧(7)上形成界面区域(12)，所述界面区域(12)具有与所述第一层(4)的晶体结构不同的晶体结构；然后，‑在所述界面区域(12)上制造多晶半导体的第二层(14)。
用于制造适于 soi 衬底半导体晶片方法以及由此获得

[实用新型]集成电路-CN201920224028.1有效
发明人： D·迪塔特 -专利权人：意法半导体（克洛尔2）公司
申请日： 2019-02-22 - 公布日： 2019-11-05 - 主分类号： H01L27/12 文献下载
摘要：本申请涉及集成电路。提供一种集成电路，包括衬底，该衬底具有至少一个第一域和与至少一个第一域不同的至少一个第二域。在衬底中仅在至少一个第二域的位置处提供富陷阱区域。至少一个第一域的位置不包括富陷阱区域。由此使得限制影响集成电路的所述域的射频组件的谐波失真和串扰。
第一域衬底集成电路陷阱区域第二域影响集成电路射频组件谐波失真位置处串扰申请

[发明专利]包括设有富陷阱区域的衬底的集成电路以及制造工艺-CN201910132573.2在审
发明人： D·迪塔特 -专利权人：意法半导体（克洛尔2）公司
申请日： 2019-02-22 - 公布日： 2019-08-30 - 主分类号： H01L27/12 文献下载
摘要：本申请涉及包括设有富陷阱区域的衬底的集成电路以及制造工艺。提供一种集成电路，包括衬底，该衬底具有至少一个第一域和与至少一个第一域不同的至少一个第二域。在衬底中仅在至少一个第二域的位置处提供富陷阱区域。至少一个第一域的位置不包括富陷阱区域。
衬底陷阱区域第一域集成电路制造工艺第二域位置处申请

[发明专利]在SOI衬底上具有减小的暗电流的前侧成像器-CN201510601251.X有效
发明人： D·迪塔特 -专利权人：意法半导体有限公司
申请日： 2015-09-18 - 公布日： 2019-07-02 - 主分类号： H01L27/146 文献下载
摘要：本发明涉及一种在SOI衬底上具有减小的暗电流的前侧图像传感器，包括在半导体材料中的衬底(22‑1)；在半导体材料中的有源层(10)；形成在有源层中的光电二极管(14，18)的阵列；以及在衬底(22‑1)和有源层(10)之间的绝缘层(22‑2)。
soi 衬底具有减小电流成像

[发明专利]具有低暗电流的针扎光电二极管-CN201810344158.9在审
发明人： L·法韦内克;D·迪塔特;F·鲁瓦 -专利权人：意法半导体有限公司;意法半导体（克洛尔2）公司
申请日： 2015-09-24 - 公布日： 2018-10-12 - 主分类号： H01L27/146 文献下载
摘要：本公开涉及具有低暗电流的针扎光电二极管。一种制造针扎光电二极管的方法，包括：在第二导电类型的衬底上形成将光子转换成电荷的第一导电类型的区域；用第二导电类型的重掺杂绝缘体层涂覆所述区域；和退火以确保从重掺杂绝缘体层的掺杂剂扩散。
针扎光电二极管导电类型绝缘体层暗电流退火第一导电类型掺杂剂扩散电荷重掺杂光子衬底涂覆掺杂转换制造

[发明专利]具有低暗电流的针扎光电二极管-CN201510618059.1有效
发明人： L·法韦内克;D·迪塔特;F·鲁瓦 -专利权人：意法半导体有限公司;意法半导体（克洛尔2）公司
申请日： 2015-09-24 - 公布日： 2018-05-04 - 主分类号： H01L31/18 文献下载
摘要：本公开涉及具有低暗电流的针扎光电二极管。一种制造针扎光电二极管的方法，包括在第二导电类型的衬底上形成将光子转换成电荷的第一导电类型的区域；用第二导电类型的重掺杂绝缘体层涂覆所述区域；和退火以确保从重掺杂绝缘体层的掺杂剂扩散。
具有电流光电二极管

[实用新型]针扎光电二极管以及电子器件-CN201520748643.4有效
发明人： L·法韦内克;D·迪塔特;F·鲁瓦 -专利权人：意法半导体有限公司;意法半导体（克洛尔2）公司
申请日： 2015-09-24 - 公布日： 2016-06-29 - 主分类号： H01L31/18 文献下载
摘要：本公开涉及针扎光电二极管以及电子器件，该针扎光电二极管包括：第一导电类型的转换区域，形成在第二导电类型的衬底上，所述转换区域被配置成将光子转换成电荷；所述第二导电类型的扩散层，形成在所述转换区域上；和重掺杂绝缘体层，所述重掺杂绝缘体层涂覆所述扩散层，所述重掺杂绝缘体层是所述第二导电类型的。
光电二极管以及电子器件

[实用新型]前侧图像传感器-CN201520728928.1有效
发明人： D·迪塔特 -专利权人：意法半导体有限公司
申请日： 2015-09-18 - 公布日： 2016-05-18 - 主分类号： H01L27/146 文献下载
摘要：本实用新型涉及一种前侧图像传感器，包括在半导体材料中的衬底(22-1)；在半导体材料中的有源层(10)；形成在有源层中的光电二极管(14，18)的阵列；以及在衬底(22-1)和有源层(10)之间的绝缘层(22-2)。
图像传感器

[发明专利]用于形成外延层的工艺-CN201210101667.1无效
发明人： D·迪塔特;Y·康皮德利;D·佩利谢尔-塔农;N·卢贝 -专利权人：意法半导体(克洛尔2)公司;意法半导体有限公司
申请日： 2012-04-01 - 公布日： 2012-10-17 - 主分类号： H01L21/336 文献下载
摘要：本公开涉及一种用于形成外延层的工艺。具体地，其涉及一种工艺，包括：(a)在单晶半导体结构(S，D)和在多晶半导体结构(G)上外延生长半导体材料层；(b)刻蚀所述外延层以便在所述单晶结构(S，D)上保留非零厚度的所述材料而在所述多晶结构(G)上保留零厚度；以及(c)利用相同的材料或利用不同的材料、分别从之前的步骤(b)获得的所述单晶结构(S，D)和所述多晶结构(G)，将步骤(a)重复至少一次，以及将步骤(b)重复至少一次，直至在所述单晶结构(S，D)上的外延层的层叠已达到期望厚度(EE)。
用于形成外延工艺

1
共 11 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top