“郑双铭”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果23个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置与半导体装置的制造方法-CN200510092988.X有效
发明人：吴振诚;张正宏;黄玉莲;郑双铭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2005-08-26 - 公布日： 2006-07-12 - 主分类号： H01L21/321 文献下载
摘要：本发明提供一种半导体装置与半导体装置的制造方法，揭露许多不同半导体装置与半导体装置的相关制造技术。在一实施例中，提供一种半导体装置的制造方法，该方法包括：提供一半导体基板与形成一金属硅化物于该半导体基板上。此外，该方法包括利用一包含氢/氮的复合物处理该金属硅化物的曝露表面以形成一处理层于该曝露表面上，其中该处理层的成分为阻碍该曝露表面的氧化作用。该方法还包括在该处理层和该金属复合物的曝露表面上沉积一介电质层。本发明能有效降低或消除半导体晶圆在排队等待下一处理步骤期间，发生于曝露金属硅化物元件上的氧化作用，从而改善硅化物焊垫与金属互连线间的电性连接。
半导体装置制造方法

[发明专利]集成电路元件及其形成方法-CN200510064682.3有效
发明人：吴振诚;蔡宏骏;林大文;张文;郑双铭;梁孟松 -专利权人：台湾积体电路制造股份有限公司
申请日： 2005-04-19 - 公布日： 2006-03-01 - 主分类号： H01L27/088 文献下载
摘要：本发明是有关于一种集成电路元件及其形成方法，在基材上形成闸介电层和闸电极。接着沿着闸介电层和闸电极两侧形成一对间隙壁，间隙壁的较佳的基本组成材质为SiCO或SiCN。接着形成源极和汲极。在源极/汲极及间隙壁区域形成接触窗蚀刻阻绝层(CES)，CES层较佳的基本组成材质为SiCO或SiCN。接着形成层间介电层(ILD)在CES层上。此外，此种具有低k值的SiCO和SiCN材料可在较高的沉积速率及较低的沉积温度下进行沉积。使用含SiCO和SiCN的材料的MOS元件特性，不管是在外缘电容、接触电阻、片电阻、起始电压和遗漏电流等方面，和过去习知工艺相比较均有获得改善。
集成电路元件及其形成方法

[发明专利]半导体内连线结构与避免其覆盖层和介电层间脱层的方法-CN200510066048.3有效
发明人：许绍达;郑国贤;郑双铭;刘宏财;曲维正;林俞谷;王英郎 -专利权人：台湾积体电路制造股份有限公司
申请日： 2005-04-22 - 公布日： 2005-11-02 - 主分类号： H01L23/52 文献下载
摘要：本发明涉及一种半导体内连线结构与避免其覆盖层和介电层间脱层的方法，所述半导体内连线结构，包含一半导体基底、一位于此半导体基底中的半导体主动元件、一低介电常数材料层、一第一与一第二导电层、以及一覆盖层。上述低介电常数材料层是位于半导体元件的上方，而第一与第二导电层则位于此低介电常数材料层中，其中第一导电层是连接至半导体的主动元件，而第二导电层则否。上述覆盖层是位于低介电常数材料层、以及第一与第二导电层上方，由于覆盖层与导电层间是具有相对于覆盖层与低介电常数材料层间较大的附着力，因此加入第二导电层将可用以减少覆盖层与低介电常数材料层以及第一与第二导电层间的接触表面发生脱层的可能性。
半导体连线结构避免覆盖层介电层间脱层方法

[实用新型]金属联机结构-CN200420066219.3无效
发明人：余振华;施足;刘重希;郑双铭;曾鸿辉 -专利权人：台湾积体电路制造股份有限公司
申请日： 2004-06-23 - 公布日： 2005-08-24 - 主分类号： H01L23/52 文献下载
摘要：一种利用含硅－碳薄膜作为介电层的中间层的钨－铜内联机结构。在具有导电区的半导体基底上，先覆盖一绝缘层。该绝缘层上具有开口以露出该导电区。以钨插塞填充该介层洞以电性连结该导电区。该绝缘层与钨插塞上覆盖含硅－碳薄膜以及低介电常数介电层，其上有沟槽露出其下的钨插塞，而沟槽中则填充铜或铜合金层形成导线。
金属联机结构

[发明专利]金属联机结构及其制造方法-CN200410049682.1无效
发明人：余振华;施足;刘重希;郑双铭;曾鸿辉 -专利权人：台湾积体电路制造股份有限公司
申请日： 2004-06-23 - 公布日： 2005-03-30 - 主分类号： H01L23/52 文献下载
摘要：一种利用含硅－碳薄膜作为介电层的中间层的钨－铜内联机结构。在具有导电区的半导体基底上，先覆盖一绝缘层。该绝缘层上具有开口以露出该导电区。以钨插塞填充该介层洞以电性连结该导电区。该绝缘层与钨插塞上覆盖含硅－碳薄膜以及低介电常数介电层，其上有沟槽露出其下的钨插塞，而沟槽中则填充铜或铜合金层形成导线。
金属联机结构及其制造方法

[发明专利]防止产生光阻残渣的方法-CN03119435.4有效
发明人：包天一;李连忠;郑双铭;章勋明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2003-03-12 - 公布日： 2004-09-22 - 主分类号： G03F7/00 文献下载
摘要：本发明涉及一种防止产生光阻残渣的方法。至少包括：提供一基底，在基底上形成有一介电层；接着，在介电层上形成一无氮类抗反射层；最后，在无氮类抗反射层上形成一光阻图案层，确保期间无氮类抗反射层不与光阻图案层交互作用因此不会形成光阻残渣(scum)，从而防止了光阻残渣造成后续蚀刻轮廓(profile)不佳及图形临界尺寸(critical dimension，CD)改变等问题。其中，无氮类抗反射层为富含硅的氧化硅(SiOx)或含碳氢的富含硅之氧化硅(SiOxCy∶H)。
防止生光残渣方法

[发明专利]半导体基底上的金属垫的结构-CN02105015.5有效
发明人：李资良;郑双铭;陈世昌;余振华 -专利权人：台湾积体电路制造股份有限公司
申请日： 2002-02-10 - 公布日： 2003-08-27 - 主分类号： H01L23/52 文献下载
摘要：本发明公开了一种半导体基底上的金属垫(pad)的结构，适用于一半导体基底上，包括：一第一图案介电层以及一第一金属垫单元。其中，第一图案介电层形成于半导体基底上，且第一金属垫单元设置于第一图案介电层内，用以电性连接半导体基底上的组件。再者，第一金属垫单元的周边形状是多边形且每一内角大于90°，用以在进行化学机械研磨过程(chemicalmechanicalpolishing，CMP)期间，防止应力集中于第一金属垫单元的周边顶角处而造成介电层龟裂的情形，进而提高产品的质量。
半导体基底金属结构

[实用新型]用于二、三通阀和连接管接头的密封装置-CN01209738.1无效
发明人：张远明;郑双铭 -专利权人：广东科龙电器股份有限公司
申请日： 2001-04-06 - 公布日： 2002-02-13 - 主分类号： F16L55/115 文献下载
摘要：一种用于二、三通阀和连接管接头的密封装置,包括密封套和可盖住管口的铜球形垫,其中密封套用塑料制成,所述塑料密封套与所述铜球形垫为分体结构,在使用过程中,先将所述铜球形垫盖住管口,再将所述塑料螺母拧到管口上,使所述铜球形垫与管口内壁紧密连接,达到密封作用。本实用新型用塑料代替铜制作密封套,降低了材料成本;密封套与铜球形垫为分体结构,简化了制造工艺。
用于三通阀连接管接头密封装置