“高章瑞”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果39个，建议您升级VIP下载更多相关专利

[发明专利]形成集成电路的方法和系统及非暂时性计算机可读介质-CN202310461184.0在审
发明人：黎家豪;杨荣展;李健兴;庄惠中;高章瑞;陈向东 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-04-26 - 公布日： 2023-09-19 - 主分类号： G06F30/392 文献下载
摘要：本发明的实施例提供了一种形成集成电路(IC)的方法，包括生成第一电路的网表、生成第一电路的第一单元布局、通过自动布局布线(APR)工具将第一单元布局放置在布局设计的第一区域中。第一电路被配置为非功能电路。第一电路包括彼此电断开的第一引脚和第二引脚。生成第一电路的网表包括将第一引脚和第二引脚指定为要连接在一起的第一组引脚。通过APR工具放置第一单元布局包括将第一组引脚中的第一引脚和第二引脚连接在一起，从而将第一电路改变为第二电路。第二电路被配置为第一电路的功能版本。本发明的实施例还提供了一种用于制造集成电路的系统以及一种非暂时性计算机可读介质。
形成集成电路方法系统暂时性计算机可读介质

[发明专利]集成电路及其制造方法-CN202110474972.4有效
发明人：王柏钧;庄惠中;陈志良;高章瑞;林姿颖 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-04-29 - 公布日： 2023-08-04 - 主分类号： G11C7/10 文献下载
摘要：本文公开的一种集成电路包括第一多个单元行、第二多个单元行、第一时钟反相器和第二时钟反相器以及多个触发器。第二多个单元行布置为邻接第一多个单元行。第一多个单元行中的鳍的第一数量与第二多个单元行中的鳍的第二数量不同。第一时钟反相器和第二时钟反相器布置在第二多个单元行中。多个触发器布置在第一多个单元行和第二多个单元行中。多个触发器包括被配置为响应于第一时钟和第二时钟信号而运行的第一多个触发器。本发明的实施例还涉及制造集成电路的方法。
集成电路及其制造方法

[发明专利]集成电路及其形成方法-CN202310162064.0在审
发明人：吴家骏;陈志良;庄惠中;高章瑞;简永溱 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-02-24 - 公布日： 2023-07-04 - 主分类号： H01L27/02 文献下载
摘要：提供了一种集成电路及其形成方法。集成电路包括沿第一方向延伸的第一和第二有源区，以及沿第二方向延伸的浮置栅极、第一伪栅极、第一导体和第二导体。浮置栅极是电浮置的。第一伪栅极在第二方向上与浮置栅极分离。伪栅极和浮置栅极将对应于第一晶体管的第一单元与对应于第二晶体管的第二单元分离。第一和第二导体在第一方向上彼此分离，并与第二有源区重叠。第一和第二导体电耦合到第二有源区的对应源极/漏极，并且被配置为向第二有源区的对应源极/漏极提供相同信号/电压。浮置栅极位于第一和第二导体之间。
集成电路及其形成方法

[发明专利]集成电路及形成单元布局结构的方法-CN202310089074.6在审
发明人：邱上轩;陈志良;庄惠中;卢麒友;高章瑞 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-02-01 - 公布日： 2023-06-27 - 主分类号： H01L27/088 文献下载
摘要：集成电路的金属化结构。在一个实施例中，集成电路包括设置在单元的有源区上方的金属‑至‑扩散(MD)层、设置在单元的有源区上方的栅极、以及包括设置在MD层和栅极上方的M0轨道的第一金属化层。集成电路还包括第二金属化层，该第二金属化层包括设置在第一金属化层上方的M1轨道。M1轨道包括各自与单元的边缘具有第一预定距离的第一M1轨道以及各自与单元的边缘具有第二预定距离的第二M1轨道，其中第一M1轨道比第二M1轨道长。本申请的实施例还公开了集成电路及形成单元布局结构的方法。
集成电路形成单元布局结构方法

[发明专利]设计集成电路装置的系统、集成电路装置及其操作方法-CN202310151797.4在审
发明人：林钲祐;简永溱;高嘉鸿;高章瑞;庄惠中 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-02-22 - 公布日： 2023-06-16 - 主分类号： H03K5/134 文献下载
摘要：一种集成电路(integrated circuit，IC)装置，包含一主闩锁电路，具有一第一时脉输入与一数据输出、一副闩锁电路，具有一第二时脉输入与一数据输入，电性耦接至该主闩锁电路的该数据输出、以及一时脉电路。该时脉电路通过一第一电连接电性耦接至该第一时脉输入，该第一电连接用以具有一第一时间延迟，该第一时间延迟介于该时脉线路与该第一时脉输入之间。该时脉电路通过一第二电连接电性耦接至该第二时脉输入，该第二电连接用以具有一第二时间延迟，该第二时间延迟介于该时脉电路与该第二时脉输入之间。该第一时间延迟长于该第二时间延迟。
设计集成电路装置系统及其操作方法

[发明专利]IC器件及其制造方法-CN202210927340.3在审
发明人：王奕文;吴家骏;庄惠中;简永溱;高章瑞;陈向东 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-08-03 - 公布日： 2023-06-09 - 主分类号： H01L27/118 文献下载
摘要：本发明的实施例提供了一种IC器件，包括：沿第一方向延伸并且承载电源和参考电压中的一个的第一电源轨和第二电源轨；在第一电源轨和第二电源轨之间延伸并且承载电源和参考电压中的另一个的第三电源轨；以及多个晶体管，包括在第一电源轨和第二电源轨之间延伸的第一有源区至第四有源区、垂直于第一方向延伸的多个栅极结构，以及在第二方向上延伸穿过第三电源轨的第一导电段和第二导电段。第二有源区和第三有源区的每个都与第三电源轨相邻，第一导电段和第二导电段的每个都电连接至第二有源区和第三有源区的每个中的S/D结构，并且多个晶体管被配置为AOI、OAI和四输入NAND中的一个。本发明的实施例还提供了一种制造IC器件的方法。
ic 器件及其制造方法

[发明专利]电子装置、传输系统及传输方法-CN202210416839.8在审
发明人： 高章瑞;陈皇宇;简永溱;林姿颖;马伟翔;王中兴 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-04-20 - 公布日： 2022-12-27 - 主分类号： G06F15/17 文献下载
摘要：一种电子装置、传输系统及传输方法，电子装置包含多个通道及多个处理节点。每个处理节点包括耦合到通道的输入/输出(I/O)端口及耦合到I/O端口的通道控制模块。每个处理节点经配置为：通过第一操作中的通道控制模块选择I/O端口的第一I/O端口；经由第一I/O端口将第一讯息通讯到在逻辑表示中在第一通道上方的第一处理节点或在与第一通道正交的第二通道上方的第二处理节点；通过第二操作中的通道控制模块选择I/O端口的第二I/O端口；以及经由第二I/O端口将第二讯息通讯到在第三通道上方的第三处理节点，此第三通道在逻辑表示中在对角方向上延伸并且不与第一及第二通道正交。
电子装置传输系统方法

[实用新型]半导体装置-CN202222144042.5有效
发明人：线怀鑫;雷陇彪;高森沛;严章英;孟庆超;高章瑞 -专利权人：台湾积体电路制造股份有限公司;台积电（南京）有限公司
申请日： 2022-08-15 - 公布日： 2022-11-25 - 主分类号： H03K3/037 文献下载
摘要：一种半导体装置，包含第一虚设群组具有第一套多个虚设晶体管；第一延迟单元具有第一套多个主动晶体管；第二延迟单元具有第二套多个主动晶体管；第二虚设群组具有第二套多个虚设晶体管；相对于第一方向，第一和第二虚设群组以及第一和第二延迟单元排列于第一行，依照第一虚设群组、第一延迟单元、第二延迟单元以及第二虚设群组的第一排序依次排列；以及第一和第二延迟单元之间并未设置其他虚设群组。
半导体装置

[发明专利]开发电子器件的架构设计和制造电子器件的系统及方法-CN201810049128.5有效
发明人：陈胜雄;高章瑞;张丰愿;黄博祥;王绍桓;王新泳;郑仪侃;陈俊臣 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-01-18 - 公布日： 2022-10-25 - 主分类号： G06F30/392 文献下载
摘要：本发明的实施例提供了用于开发电子器件的电子架构设计和制造电子器件的系统以及方法。本发明的实施例描述的示例性系统和方法从一个或多个标准单元和/或一个或多个标准单元变型中选择性地挑选以形成电子器件的模拟电路和/或数字电路的电子架构设计。在示例性实施例中，半导体代工厂和/或半导体技术节点可以对将一个或多个标准单元布置到电子器件设计基板面上施加一个或多个电子设计约束。在一些情况下，一个或多个标准单元中的一些在被布置到电子器件基板面上时不能满足一个或多个电子设计约束。在这些情况下，将与这些标准单元相对应的一个或多个标准单元变型布置到电子器件基板面上。
开发电子器件架构设计制造系统方法

[发明专利]背面信号路由的系统和方法-CN202110654169.9在审
发明人：陈胜雄;高章瑞;杨国男;刘逸群 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-06-11 - 公布日： 2022-10-21 - 主分类号： H01L23/538 文献下载
摘要：一种背面信号路由的系统和方法，背面信号路由的系统包括具有第一面及与第一面相对的第二面的基板；在基板上的单元，单元在第一面上或在第二面上具有第一接脚，且在第二面上具有第二接脚；第一信号路由，其连接至第一接脚；及第二信号路由，其连接至第二接脚。
背面信号路由系统方法

[发明专利]半导体器件及其制造方法-CN202210705582.8在审
发明人：林钲祐;范忆霖;庄惠中;陈胜雄;高章瑞;陈向东 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-06-21 - 公布日： 2022-10-21 - 主分类号： H01L21/8238 文献下载
摘要：半导体器件的单元区包括沿第一方向延伸的第一隔离伪栅极和第二隔离伪栅极。半导体器件还包括沿第一方向延伸且位于第一隔离伪栅极与第二隔离伪栅极之间的第一栅极。该半导体器件包括沿第一方向延伸的第二栅极，第二栅极相对于垂直于第一方向的第二方向位于第一隔离伪栅极与第二隔离伪栅极之间。该半导体器件还包括第一有源区和第二有源区。第一有源区沿第二方向在第一隔离伪栅极与第二隔离伪栅极之间延伸。第一有源区在第二方向上具有第一长度，并且第二有源区在第二方向上具有不同于第一长度的第二长度。本发明的实施例还提供了半导体器件和形成半导体器件的方法。
半导体器件及其制造方法

[发明专利]扩展包括库的标准单元组的方法、系统和计算机可读介质-CN201810477545.X有效
发明人：刘祈麟;陈胜雄;高章瑞;张丰愿;鲁立忠;谢尚志;马伟翔 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-05-18 - 公布日： 2022-10-11 - 主分类号： G06F30/392 文献下载
摘要：本发明的实施例提供了扩展包括库的标准单元组的方法、系统和计算机可读介质。一种方法(扩展包括库的标准单元组的方法，该库被存储在非暂时性计算机可读介质上)包括：在基本标准单元的循环特设组中选择一个组从而产生所选的组，使得所选的组中的各基本标准单元具有连接以表示相应的逻辑电路，每个基本标准单元均表示逻辑门，并且所选的组相应地提供所选的逻辑功能，该所选的逻辑功能可以相应地表示为所选的布尔表达式；生成对应于所选的组的一个或多个宏标准单元；以及将一个或多个宏标准单元添加至标准单元组从而由此扩展该标准单元组；并且，该方法的至少一个方面由计算机的处理器执行。
扩展包括标准单元方法系统计算机可读介质

[发明专利]集成电路及其制造方法-CN202110880560.0在审
发明人：陈胜雄;高章瑞;杨国男;刘逸群 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-08-02 - 公布日： 2022-09-27 - 主分类号： H01L23/528 文献下载
摘要：一种集成电路及其制造方法，集成电路包括装置、在装置之上设置的第一互连结构及在装置之下定位的第二互连结构。第一互连结构包括多个前侧金属层。第二互连结构包括多个背侧金属层，其中每个背侧金属层包括根据对角布线来布线的金属导体。在一些实施例中，背侧互连结构可以包括另一背侧金属层，此背侧金属层包括根据混合曼哈顿对角布线来布线的金属导体。各种技术可以用于在背侧互连结构中的金属导体与一或多个前侧金属层上的单元之间布线信号。
集成电路及其制造方法

[发明专利]设计集成电路的方法及系统-CN202210141396.6在审
发明人：陈胜雄;陈皇宇;王中兴;高章瑞 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-02-16 - 公布日： 2022-09-27 - 主分类号： G06F30/394 文献下载
摘要：一种设计集成电路的方法及系统，通过一处理装置决定该集成电路中的多个部件的一布置；通过该处理装置基于该布置决定该集成电路中的每个相应网的一树状结构；通过该处理装置决定用于多个导体的曼哈顿布线的多个导体层的一数量，该决定的操作包含基于多个曼哈顿边缘的一总长度或该些曼哈顿边缘的一总计数计算该些树状结构中的该些曼哈顿边缘的一第一比率；通过该处理装置决定用于多个导体的对角布线的多个导体层的一数量，该决定的操作包括基于多个对角边缘的一总长度或该些对角边缘的一总计数计算该些树状结构中的该些对角边缘的一第二比率；通过该处理装置基于该第一比率及该第二比率选择该集成电路的一导体方案；以及产生该集成电路的一布局。
设计集成电路方法系统

[发明专利]集成电路装置、产生其布局图的方法与其制造方法-CN202210038662.2在审
发明人：陈维仁;林钲祐;庄惠中;简永溱;高章瑞;陈皇宇;王中兴 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-13 - 公布日： 2022-08-30 - 主分类号： H01L27/02 文献下载
摘要：一种集成电路装置、产生其布局图的方法与其制造方法。集成电路(IC)装置包括基板及位于基板上方的单元。单元包括至少一个主动区及在至少一个主动区上延伸的至少一个栅极区。单元进一步包括至少一个输入/输出(IO)图案，IO图案用以将至少一个主动区及至少一个栅极区中的一或多者电耦合至单元外侧的外部电路。至少一个IO图案倾斜地延伸至至少一个主动区及至少一个栅极区两者。
集成电路装置产生布局方法与其制造

1
2
3
下一页»
尾页
共 39 条