“章纬”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果13个，建议您升级VIP下载更多相关专利

[发明专利]等离子体损伤检测结构及检测方法-CN202210380584.4在审
发明人：吕赵鸿;黄新宇;章纬;邢勇军;杨波 -专利权人：长鑫存储技术有限公司
申请日： 2022-04-08 - 公布日： 2023-10-24 - 主分类号： H01L23/544 文献下载
摘要：本公开涉及一种等离子体损伤检测结构及等离子体损伤检测方法，该检测结构包括并联于第一位线和第二位线之间的第一驱动单元和第二驱动单元，第一驱动单元包括第一晶体管和第二晶体管，第二晶体管具有控制端、第一端和第二端，第二晶体管的控制端与天线连接。本公开的检测结构检测过程较为简便，且检测效率较高。
等离子体损伤检测结构方法

[发明专利]半导体结构及其形成方法-CN202210216344.0在审
发明人：章纬 -专利权人：长鑫存储技术有限公司
申请日： 2022-03-07 - 公布日： 2023-09-19 - 主分类号： H10B43/30 文献下载
摘要：本公开实施例提供一种半导体结构及其形成方法，其中，所述半导体结构包括：栅极介质层；栅极，所述栅极位于所述栅极介质层的表面；其中，所述栅极介质层包括依次堆叠的氧化层、电荷捕获层和隔离层；所述隔离层由能够发生自发极化的极化材料构成。
半导体结构及其形成方法

[发明专利]半导体器件及其制作方法-CN202210160864.4在审
发明人：章纬;杜青松 -专利权人：长鑫存储技术有限公司
申请日： 2022-02-22 - 公布日： 2023-09-01 - 主分类号： H01L29/06 文献下载
摘要：本申请实施例提供一种半导体器件及其制作方法，其中，所述半导体器件至少包括：半导体衬底和位于所述半导体衬底表面的存储单元；所述半导体衬底包括阱区、隔离结构、第一掺杂区和第二掺杂区；所述隔离结构、所述第一掺杂区和第二掺杂区位于所述阱区内，且所述隔离结构至少位于所述第一掺杂区和所述第二掺杂区之间；所述存储单元位于所述第二掺杂区的顶表面并与所述第二掺杂区电连接。
半导体器件及其制作方法

[发明专利]半导体结构及其制备方法-CN202111640340.7在审
发明人：章纬;杜青松 -专利权人：长鑫存储技术有限公司
申请日： 2021-12-29 - 公布日： 2023-07-14 - 主分类号： H10B63/00 文献下载
摘要：本公开实施例涉及一种半导体结构及其制备方法，半导体结构包括：衬底以及位于衬底内的第一掺杂区以及第二掺杂区；第一选择晶体管以及第二选择晶体管；导电层，导电层位于第一掺杂区与第二掺杂区之间；阻变介质层，导电层、第一掺杂区以及与第一掺杂区正对的阻变介质层构成第一可变电阻，导电层、第二掺杂区以及与第二掺杂区正对的阻变介质层构成第二可变电阻；隔离介质层，隔离介质层位于导电层与衬底之间。本公开实施例有利于提高RRAM存储器的存储密度。
半导体结构及其制备方法

[发明专利]版图及其处理方法、存储介质及程序产品-CN202111444495.3在审
发明人：王晓光;李辉辉;章纬;曹堪宇 -专利权人：长鑫存储技术有限公司;北京超弦存储器研究院
申请日： 2021-11-30 - 公布日： 2023-06-02 - 主分类号： H01L27/02 文献下载
摘要：本申请提供一种版图及其处理方法、存储介质及程序产品，以提高半导体器件版图的集成度，涉及半导体技术领域，用于解决半导体器件的集成度低的技术问题，该版图具有第一存储区域和第二存储区域；版图包括基底阵列图案和存储图案，基底阵列图案包括多个间隔设置的插塞图案；存储图案包括位于第一存储区域的磁性隧道结图案，以及位于第二存储区域的电容图案，磁性隧道结图案与位于第一存储区域的插塞图案具有部分重合区，电容图案与位于第二存储区域的插塞图案具有部分重合区。利用该版图进行生产时，可以利用动态随机存储器的制备工艺制备磁性随机存取存储器，使得磁性随机存取存储器的存储密度提高，提高了半导体器件的集成度。
版图及其处理方法存储介质程序产品

[发明专利]半导体结构及其制备方法-CN202111447226.2在审
发明人：王晓光;李辉辉;章纬;曹堪宇 -专利权人：长鑫存储技术有限公司;北京超弦存储器研究院
申请日： 2021-11-30 - 公布日： 2023-06-02 - 主分类号： H10B12/00 文献下载
摘要：本公开提供一种半导体结构及其制备方法，涉及半导体技术领域，该半导体结构的制备方法包括提供具有阵列区的基底，阵列区包括相邻设置的第一区域和第二区域；采用同一制备工艺在第一区域内形成第一存储器，以及在第二区域内形成第二存储器，制备工艺为用于制备第一存储器的工艺。本公开通过同一制备工艺在基底上同时形成第一存储器和第二存储器，使得同一半导体结构具有两种不同形式的存储器，如此设置，在简化半导体结构的制备步骤的同时，也能够提高半导体结构的性能。
半导体结构及其制备方法

[发明专利]半导体结构及其制备方法-CN202111448141.6在审
发明人：王晓光;李辉辉;章纬;曹堪宇 -专利权人：长鑫存储技术有限公司;北京超弦存储器研究院
申请日： 2021-11-30 - 公布日： 2023-06-02 - 主分类号： H10B61/00 文献下载
摘要：本公开提供一种半导体结构及其制备方法，涉及半导体技术领域，该半导体结构的制备方法包括提供基底，基底包括外围电路区和具有存储单元的阵列区，外围电路区包括第一区域和第二区域；本公开利用制备动态随机存储器的工艺在外围电路区内同时制备出用于控制存储单元的逻辑器件和磁性存储器件，使得同一半导体结构同时具有两种存储结构，与单独制备两种存储结构的技术相比，可以简化制作步骤，降低制作成本；此外，通过制备动态随机存储器的工艺来制备磁性存储器件，可以提高磁性存储器件的集成度，便于半导体结构向集成化方向发展。
半导体结构及其制备方法

[发明专利]非易失性存储器及其写入方法和读取方法-CN202111012881.5在审
发明人：王晓光;曾定桂;章纬;曹堪宇 -专利权人：长鑫存储技术有限公司;北京超弦存储器研究院
申请日： 2021-08-31 - 公布日： 2023-03-03 - 主分类号： G11C13/00 文献下载
摘要：该发明公开了一种非易失性存储器及其写入方法和读取方法，所述非易失性存储器包括第一存储单元、第二存储单元和参考单元，所述第一存储单元和所述第二存储单元共享所述参考单元，所述参考单元用于提供参考信号，以判断所述第一存储单元和所述第二存储单元的存储状态。根据本发明实施例的非易失性存储器，第一存储单元和第二存储单元共享同一参考单元，不需要外接参考源，可以简化非易失性存储器的结构，也能够增加存储器的内存密度和存储容量，提高非易失性存储器的集成度。
非易失性存储器及其写入方法读取

[发明专利]阻变存储器件及其制备方法-CN202110779767.9在审
发明人：章纬;邓杰芳;王晓光 -专利权人：长鑫存储技术有限公司
申请日： 2021-07-09 - 公布日： 2023-01-31 - 主分类号： H10N70/20 文献下载
摘要：本申请实施例涉及一种阻变存储器件及其制备方法。该制备方法，包括：提供基底；于基底中形成位线沟槽；于位线沟槽的侧壁和底部形成阻变材料层；于位线沟槽中填充形成位线结构；其中，可变电阻结构包括位线结构、阻变材料层。本申请阻变存储器件中位线结构及位线侧壁的阻变材料层作为可变电阻结构的一部分，在形成位线结构的同时形成可变电阻结构，简化了阻变存储器件的工艺流程，降低了生产成本，同时减小了阻变存储器件的尺寸。
存储器件及其制备方法

[发明专利]半导体结构及其制作方法-CN202210688655.7在审
发明人：邓杰芳;章纬;李辉辉;王晓光 -专利权人：长鑫存储技术有限公司
申请日： 2022-06-17 - 公布日： 2022-09-16 - 主分类号： H01L27/22 文献下载
摘要：本公开提供了一种半导体结构及其制作方法，涉及半导体技术领域，半导体结构包括：衬底，衬底包括间隔排列的有源区，有源区包括源极、漏极和沟道区；字线与沟道区连接，字线沿第一方向延伸；位线与漏极或源极连接，位线沿第二方向延伸，第一方向与第二方向相交；磁存储单元与源极或漏极连接。本公开的半导体结构及其制作方法，简化了形成磁存储单元的制程，提高了磁存储单元的排布密度。
半导体结构及其制作方法

[发明专利]一种用拟合曲线描述裂隙率发展规律的方法-CN202110425291.9有效
发明人：曹雪山;章纬;王俊;顾祎鸣;李国维;袁俊平 -专利权人：河海大学
申请日： 2021-04-20 - 公布日： 2022-08-12 - 主分类号： G06T11/20 文献下载
摘要：一种用拟合曲线描述裂隙率发展规律的方法，包括以下步骤：A、在固定温度、湿度下，以试样饱和状态作为初始状态，每隔一段时间测量试样的含水率和裂隙率；B、计算有效饱和度；C、以裂隙率为纵轴，有效饱和度为横轴，绘制裂隙率与有效饱和度的散点图；D、对于土体饱和状态裂隙率不为零的试样，根据拟合函数对散点图进行拟合；对于土体饱和状态裂隙率为零的试样，根据拟合函数对散点图进行拟合；E、根据拟合曲线得到该试样裂隙发展的裂隙率参数：CRmax、a和b。
一种拟合曲线描述裂隙发展规律方法

[发明专利]具有存储器基元的半导体器件-CN202111271071.1在审
发明人：黎佳俊;章纬;卓荣发;陈学深 -专利权人：格芯新加坡私人有限公司
申请日： 2021-10-29 - 公布日： 2022-07-15 - 主分类号： H01L27/112 文献下载
摘要：本公开一般地涉及半导体器件，更具体地涉及具有用于多位编程的存储器基元的半导体器件及其形成方法。本公开还涉及形成这种半导体器件的方法。所公开的半导体器件与常规器件相比可以实现更小的基元尺寸，并因此增加了所公开的器件的封装密度。
具有存储器半导体器件

[发明专利]存储器器件、存储器阵列及其形成方法-CN202110942687.0在审
发明人：章纬;卓荣发;陈元文;陈学深 -专利权人：格芯新加坡私人有限公司
申请日： 2021-08-17 - 公布日： 2022-02-22 - 主分类号： H01L45/00 文献下载
摘要：本公开涉及一种存储器器件、存储器阵列及其形成方法。可以提供一种存储器器件。该存储器器件可以包括衬底，其中衬底包括具有第一导电类型的阱。该存储器器件还可以包括：接触元件，其布置在阱中并且包括具有第一导电类型的第一接触；二极管层，其布置在阱中并且具有与第一导电类型相反的第二导电类型；以及虚设栅极，其被配置为将第一接触与二极管层隔离。该存储器器件还可以包括电连接到二极管层的存储器元件。
存储器器件阵列及其形成方法

1
共 13 条